[發明專利]基于施密特觸發器型反相器的物理不可克隆函數電路結構

在審

• 申請號: 202011590616.0
• 申請日: 2020-12-29
• 公開（公告）號: CN112687307A
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 趙曉錦;吳若陽;黃子臻
• 申請（專利權）人: 深圳大學
• 主分類號: G11C11/41
• 分類號: G11C11/41;G11C8/10;G11C5/14;G11C11/56
• 代理公司: 深圳市精英專利事務所 44242
• 代理人: 涂年影

本發明公開了基于交叉耦合施密特觸發器型反相器的物理不可克隆函數電路結構，包括行譯碼器、列譯碼器、多路選擇器、基本單元陣列及直流電源，其中基本單元由交叉耦合的兩個施密特觸發器型反相器組成，每一施密特觸發器型反相器的電路特性因半導體加工工藝的偏差而存在細微的差異。本發明基于集成電路設計技術，屬于集成電路硬件安全技術領域，上述物理不可克隆函數電路結構，利用每一反相器電路特性的差別作為物理不可克隆函數電路結構的熵源，使所得到的物理不可克隆函數電路結構能夠有效地抵抗溫度、電壓變化帶來的干擾，具有適用電壓范圍廣、可靠性高的特點，可作為靜態隨機存取存儲器進行復用，從而大幅減小實際電路的面積、降低生產成本。

技術領域

本發明涉及集成電路硬件安全技術領域，尤其涉及一種基于交叉耦合施密特觸發器型反相器的物理不可克隆函數電路結構。

背景技術

日前，隨著物聯網的發展，成千上萬的物聯網設備進入到了我們的生活，雖然人們的生活變得更加便利，但是廣泛分布的物聯網設備也使得人們的信息安全受到了威脅。與傳統基于算法的密鑰生成方式相比，使用物理不可克隆函數(Physically UnclonableFunctions,PUF)電路來生成密鑰的方式可以避免軟件算法的安全性漏洞，同時所需要硬件資源更少，功耗更低。

物理不可克隆函數指的是對一個物理實體輸入一個激勵，利用其內在物理構造不可避免的隨機差異，輸出一個不可預測的隨機響應的函數。不同于傳統使用非易失性存儲器(Non-Volatile Memory,NVM)來存儲密碼的加解密算法，PUF是利用硅芯片上集成電路的物理參數在半導體加工過程中存在的不可避免的失配來為每一個芯片產生一組獨特，隨機且唯一的響應，使其能夠更有效地抵抗各種不同的攻擊。基于物理不可克隆函數原理所設計得到的集成電路即為物理不可克隆函數電路結構(PUF電路結構)。利用集成電路在制造過程中不可避免的工藝誤差，物理不可克隆函數電路能夠產生擁有高隨機性的激勵響應對(Challenge Response Pair,CRP)。PUF電路在上電以后就能夠得到所需密鑰，不需要再通過算法生成以及非易失性存儲器存儲，極大地提高了其安全性。

PUF電路按照CRP的最大數量可以分為兩類。最大CRP個數與基本PUF電路單元數呈指數關系的為強PUF，例如仲裁器PUF；最大CRP個數與基本PUF電路單元數呈線性關系的為弱PUF，例如靜態隨機存取存儲器(Static Random-Access Memory，SRAM)PUF。

作為一款經典的PUF，SRAM PUF由于能夠對靜態隨機存取存儲器SRAM進行復用，可以極大地減小芯片成本。但是，直接利用靜態隨機存取存儲器陣列作為PUF所產生的密鑰性能較差，上電后重復讀取的誤碼率相對較高，嚴重影響了PUF電路工作的可靠性。

發明內容

本發明實施例提供了一種基于交叉耦合施密特觸發器型反相器(STI，SchmittTrigger Inverter)的物理不可克隆函數電路結構，旨在解決現有技術方法中靜態隨機存取存儲器的物理不可克隆函數電路結構所存在的上電后讀取可靠性較低的問題。

本發明實施例提供了基于交叉耦合施密特觸發器型反相器的物理不可克隆函數電路結構，其中，包括行譯碼器、列譯碼器、多路選擇器、基本單元陣列及直流電源；

所述基本單元陣列用于產生二進制的輸出信號，所述基本單元陣列由N個基本單元列所組成，每一所述基本單元列包含M個基本單元，其中，M及N均為大于1的整數；

每一所述基本單元均由交叉耦合的兩個施密特觸發器型反相器所組成，每一所述施密特觸發器型反相器的電路特性因半導體加工工藝的偏差而存在細微差異，每一所述基本單元包含的一個所述施密特觸發器型反相器的輸入端與另一所述施密特觸發器型反相器的輸出端的連接點作為所述基本單元的第一耦合端，一個所述施密特觸發器型反相器的輸出端與另一所述施密特觸發器的輸入端的連接點作為所述基本單元的第二耦合端；

通過所述直流電源對每一所述基本單元的第一耦合端及第二耦合端進行充電；