[發明專利]電平轉換電路

在審

• 申請號: 202011562373.X
• 申請日: 2020-12-25
• 公開（公告）號: CN112688682A
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 徐迪愷
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭立

本發明公開了一種電平轉換電路，包括：輸入端，輸出端，兩個電源，兩個下拉NMOS管，兩個上拉PMOS管，一反相器，所述輸入端用以輸入一工作在第一電壓域范圍內的信號，所述輸出端用以輸出一工作在第二電壓域范圍內的信號，所述第二電壓域不同于第一電壓域，其特征在于：所述兩個電源分別為第一電源和第二電源，所述第一電源的電壓高于第二電源；所述電平轉換電路還包括中間電路，所述中間電路設置在所述兩個下拉NMOS管和所述兩個上拉PMOS管之間，所述兩個拉NMOS管和所述兩個上拉PMOS管的工作電壓都不大于Vmax，Vmax為第二電源電壓及第一電源與第二電源電壓差中的較高值。

技術領域

本發明涉及集成電路領域，尤其涉及一種電平轉換電路。

背景技術

現有技術常見的電平轉換電路由1個反相器、2個低壓晶體管和4個高壓晶體管構成，如圖1。反相器IN1用于產生與低壓輸入信號相位相反的信號IN；兩個高壓PMOS管用于上拉，兩個低壓NMOS管和兩個高壓NMOS管用于下拉；上述6個晶體管構成閂鎖電路。在圖1的電平轉換電路中，當低壓輸入信號從低電平提升到高電平時，低壓NMOS管MN1和高壓NMOS管MN3立即導通，從而使PMOS管MP2開啟，輸出信號從低電平改變到高電平；當低壓輸入信號從高電平降低到低電平時，輸入信號經反相器IN1開啟低壓NMOS管MN2和高壓NMOS管MN4，經閂鎖電路關斷PMOS管MP2后，上述電平轉換電路的輸出信號由高電平改變到低電平。現有的電平轉換電路中高壓MOS管的耐壓等級必須與工作電源的最高電壓匹配。MOS管耐壓等級越高則具有更大的溝道長度和寄生電容，導致傳播延遲增加，電路工作頻率受限。

發明內容

本發明要解決的技術問題是，提供一種電路，降低電平轉換電路中MOS管的耐壓等級。

為了解決上述技術問題，本發明提供了一種電平轉換電路，包括：輸入端，輸出端，兩個電源，兩個下拉NMOS管，兩個上拉PMOS管，一反相器，所述輸入端用以輸入一工作在第一電壓域范圍內的信號，所述輸出端用以輸出一工作在第二電壓域范圍內的信號，所述第二電壓域不同與第一電壓域，其特征在于：所述兩個電源分別為第一電源(VDDH)和第二電源(VDDL)，所述第一電源(VDDH)的電壓高于第二電源(VDDL)；

所述電平轉換電路還包括中間電路，所述中間電路設置在所述兩個下拉NMOS管和所述兩個上拉PMOS管之間，所述兩個拉NMOS管和所述兩個上拉PMOS管的工作電壓都不大于Vmax，Vmax為第二電源(VDDL)電壓及第一電源與第二電源電壓差(VDDH-VDDL)中的較高值。

優選地，所述兩個上拉PMOS和兩個下拉NMOS的工作電壓是指柵漏電壓、柵源電壓、源漏電壓中的任意一個。

優選地，所述兩個上拉PMOS管，柵極分別與對方的漏極相連，源極與第一電源VDDH連接，所述兩個下拉NMOS管的柵極與第二電源VDDL相連。

優選地，所述中間電路包括2個NMOS管和8個PMOS管。

優選地，所述第一電源(VDDH)的電壓是所述第二電源(VDDL)的兩倍。

優選地，所述電平轉換電路中的所有PMOS管和NMOS管的工作電壓都不大于Vmax。

優選地，兩個下拉NMOS管分別與所述中間電路中的兩個NMOS管構成晶體管堆棧結構。

優選地，所述輸入端的所述輸入信號的電壓不大于第二電源(VDDL)的電壓。

附圖說明

圖1為現有技術的一種電平轉換電路示意圖。

圖2為本發明具體實施例的一種電平轉換電路示意圖。

圖3為本發明具體實施例的一種電平轉換電路各節點的電壓仿真波形示意圖附圖標記說明。

具體實施方式