[發明專利]一種無頻率損耗的集成電路抗單粒子翻轉加固方法

有效

• 申請號: 202011554491.6
• 申請日: 2020-12-24
• 公開（公告）號: CN112671378B
• 公開（公告）日: 2023-04-14
• 發明（設計）人: 宋睿強;邵津津;劉必慰;吳振宇;梁斌;池雅慶;陳建軍
• 申請（專利權）人: 中國人民解放軍國防科技大學
• 主分類號: H03K5/13
• 分類號: H03K5/13;H03K17/28;H03K19/094
• 代理公司: 湖南兆弘專利事務所(普通合伙) 43008
• 代理人: 胡君

本發明公開一種無頻率損耗的集成電路抗單粒子翻轉加固方法，步驟包括：S1.獲取目標集成電路中所有的觸發器；S2.遍歷獲取的所有觸發器進行判斷，每次判斷時對當前觸發器所在的數據通路進行靜態時序分析，計算出數據通路的時序余量，并計算將當前觸發器替換為所需的加固觸發器后建立時間參數的增量值以及CLK?Q延時的增量值，根據當前觸發器對應的時序余量與增量值之間的差值判斷當前觸發器是否為所需篩選出的目的觸發器；S3.將步驟S2篩選出的所有目的觸發器替換為加固觸發器，得到加固后的集成電路。本發明能夠抗單粒子翻轉，同時能夠保持集成電路工作頻率不變，實現無頻率損耗。

技術領域

本發明涉及大規模集成電路設計技術領域，尤其涉及一種無頻率損耗的集成電路抗單粒子翻轉加固方法。

背景技術

在宇宙空間中，存在大量高能粒子，集成電路受到這些高能粒子轟擊后，會產生單粒子瞬態脈沖。單粒子瞬態脈沖將影響集成電路的正常工作，例如，當單粒子瞬態脈沖產生于觸發器單元的交叉互鎖反相器電路節點時，會改變其中一個節點的數據值，引起另一個節點的數據值發生改變，最終改變時序單元所存儲的數據值，使得所存儲的數據發生錯誤，引發單粒子翻轉效應。單粒子翻轉效應改變了集成電路時序單元中所存儲的數據值，會導致集成電路執行錯誤的指令或讀取錯誤的數據，從而影響集成電路的正常工作。

為了緩解單粒子翻轉效應對集成電路正常工作的影響，需要在集成電路設計過程中采用加固方法以防止單粒子翻轉。針對集成電路的加固，現有技術中主要采用以下兩類方法：

一類加固方法是采用冗余的加固結構，例如交叉互鎖觸發器單元結構、雙模冗余觸發器結構、三模冗余觸發器結構等。但是上述加固方法由于引入了部分冗余邏輯，會降低觸發器單元的工作頻率，增大觸發器單元的單元面積；

另一類則是針對靜態存儲器時序電路，由于其具有較大的敏感面積以及很小的節點電容，使得它對單粒子翻轉效應最為敏感。該加固方法采用位交叉以及糾錯檢錯編碼技術，提高靜態存儲器電路抗單粒子翻轉效應的能力。同樣地，由于糾錯檢錯等電路的加入，該加固方法會降低靜態存儲器時序電路的工作頻率，增大該電路的電路面積。

對于大規模集成電路，其最高工作頻率決定于電路中的關鍵數據路徑。在集成電路設計階段，關鍵數據路徑上通常剛好能夠滿足電路的時序要求，并不會剩余較多的時序余量。此時如果仍采用上述傳統的抗單粒子翻轉加固方法，由于觸發器工作頻率的降低，會引發關鍵數據路徑時序違反，從而降低整個集成電路的工作頻率，這對于頻率敏感性集成電路來說是不可接受的。因此，亟需提供一種集成電路抗單粒子翻轉加固方法，以使得能夠抗單粒子翻轉，同時能夠保持集成電路工作頻率不變，實現無頻率損耗。

發明內容

本發明要解決的技術問題就在于：針對現有技術存在的技術問題，本發明提供一種實現方法簡單、能夠抗單粒子翻轉，同時能夠保持集成電路工作頻率不變，實現無頻率損耗的集成電路抗單粒子翻轉加固方法。

為解決上述技術問題，本發明提出的技術方案為：

一種無頻率損耗的集成電路抗單粒子翻轉加固方法，步驟包括：

S1.觸發器獲?。韩@取目標集成電路中所有的觸發器；

S2.觸發器篩選：遍歷獲取的所有觸發器進行判斷，每次判斷時對當前觸發器所在的數據通路進行靜態時序分析，計算出所述數據通路的時序余量，并計算將當前觸發器替換為所需的加固觸發器后建立時間參數以及CLK-Q延時參數的增量值，所述CLK-Q延時參數為觸發器的時鐘端CLK到輸出端Q的延時，根據當前觸發器對應的時序余量與所述增量值之間的差值判斷當前觸發器是否為所需篩選出的目的觸發器；

S3.觸發器加固：將步驟S2篩選出的所有目的觸發器替換為所述加固觸發器，得到加固后的集成電路。