[發明專利]一種帶失效保護的寬共模輸入范圍接收電路及方法

有效

• 申請號: 202011542786.1
• 申請日: 2020-12-24
• 公開（公告）號: CN112671421B
• 公開（公告）日: 2022-03-18
• 發明（設計）人: 李嘉;田澤;呂俊盛;劉穎;邵剛;蔡葉芳;王晉
• 申請（專利權）人: 西安翔騰微電子科技有限公司
• 主分類號: H04B1/16
• 分類號: H04B1/16;H04L25/03
• 代理公司: 西安匠成知識產權代理事務所(普通合伙) 61255
• 代理人: 商宇科

1.一種帶失效保護的寬共模輸入范圍接收電路，其特征在于：所述接收電路包括上下拉網絡、輸入級、幅度調整單元和占空比調整單元，所述上下拉網絡依次通過輸入級、幅度調整單元與占空比調整單元連接，其中上下拉網絡產生輸入偏移電壓，輸入級進行輸入信號接收，幅度調整單元完成信號幅度調整，占空比調整單元完成輸入信號占空比校正，所述輸入級包括PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M12、PMOS管M13、NMOS管M6、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、電阻R1、電阻R2、電阻R3、電阻R4、電阻R5、電阻R6、電阻R7、電阻R8、電容C1、電容C2和差分轉單端運放AMP,所述PMOS管M1的柵極接上下拉網絡的輸入輸出VIN、源極接PMOS管M4的漏級并與電阻R1、電容C1一端共接；所述PMOS管M2的柵極和PMOS管M3的柵極共接上下拉網絡的輸入輸出VIP，所述PMOS管M2的源極和PMOS管M3的源極共接PMOS管M5的漏級并與電阻R1、電容C1另一端共接；所述PMOS管M4的柵極和PMOS管M5的柵極共接基準電壓Vbp，所述PMOS管M4的源極和PMOS管M5的源極共接電源VDD；所述NMOS管M10的柵極接差分轉單端運放AMP的輸出Vfb、源極接PMOS管M1的漏極并與電阻R2一端共接，電阻R2另一端接地；所述NMOS管M11的柵極接差分轉單端運放AMP的輸出Vfb，源極接PMOS管M2和PMOS管M3的漏極并與電阻R3一端共接，電阻R3另一端接地；所述NMOS管M6的柵極接上下拉網絡的輸入輸出VIN、源極接NMOS管M8的漏級并與電阻R4、電容C2一端共接；所述NMOS管M7的柵極接上下拉網絡的輸入輸出VIP、源極接NMOS管M9的漏級并與電阻R4、電容C2另一端共接；所述NMOS管M8的柵極和NMOS管M9的柵極共接基準電壓Vbn，所述NMOS管M8的源極和NMOS管M9的源極共接地；所述PMOS管M12的柵極接基準電壓Vbp，源極接NMOS管M6的漏極并與電阻R5一端共接，電阻R5另一端接電源VDD；所述PMOS管M13的柵極接基準電壓Vbp，源極接NMOS管M7的漏極并與電阻R6一端共接，電阻R6另一端接電源VDD；所述差分轉單端運放AMP的P正向輸入端接電阻R7、電阻R8一端，反向輸入端接電壓基準VREF，輸出接NMOS管M10的柵極和NMOS管M11的柵級，電阻R7另一端與NMOS管M10的漏極和PMOS管M12的漏極共接，成輸入級正向輸出端VOP，電阻R8另一端與NMOS管M11的漏極和PMOS管M13的漏極共接，成輸入級反向輸出端VON，所述正向輸出端VOP和反向輸出端VON接幅度調整單元。

2.根據權利要求1所述的帶失效保護的寬共模輸入范圍接收電路，其特征在于：所述上下拉網絡包括電阻RUP、電阻RDP、電阻RUN和電阻RDN，所述電阻RUP一端接電源VDD，另一端與電阻RDP共接至輸入輸出VIP，所述電阻RDP另一端接地，所述電阻RUN一端接電源VDD，另一端與電阻RDN共接至輸入輸出VIN，所述電阻RDN另一端接地，所述輸入輸出VIP和輸入輸出VIN接輸入級。

3.根據權利要求2所述的帶失效保護的寬共模輸入范圍接收電路，其特征在于：所述幅度調整單元包括連續時域線性均衡器和電流模驅動器，所述連續時域線性均衡器與電流模驅動器連接，所述正向輸出端VOP和反向輸出端VON接連續時域線性均衡器，所述電流模驅動器接占空比調整單元。

4.根據權利要求3所述的帶失效保護的寬共模輸入范圍接收電路，其特征在于：所述占空比調整單元采用占空比校正電路，所述占空比校正電路接電流模驅動器。

5.一種實現權利要求1所述的帶失效保護的寬共模輸入范圍接收電路的方法，其特征在于：該方法包括以下步驟：

1)上下拉網絡產生輸入偏移電壓；

2)輸入級進行輸入信號接收；

3)幅度調整單元完成信號幅度調整；

4)占空比調整單元完成輸入信號占空比校正。