[發明專利]雙層ITO膜的LED芯片結構及其制作方法

在審

• 申請號: 202011508870.1
• 申請日: 2020-12-18
• 公開（公告）號: CN112510132A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 陳曉冰
• 申請（專利權）人: 普瑞（無錫）研發有限公司
• 主分類號: H01L33/42
• 分類號: H01L33/42;H01L33/14;H01L33/00
• 代理公司: 江蘇漫修律師事務所 32291
• 代理人: 熊啟奎;周曉東

本發明公開了一種雙層ITO膜的LED芯片結構及其制作方法，其中，雙層ITO膜的LED芯片結構包括：在芯片襯底上生長LED芯片外延結構，通過ICP刻蝕技術將暴漏區域的N?GaN層刻蝕出來，形成N?GaN臺階，在芯片結構上鍍SiO₂電流擴散層，第一層ITO膜包覆在SiO₂電流擴散層的整面上，在第一層ITO膜表面上鍍第二層ITO膜，第二層ITO膜是在高溫快速退火同時通入氧氣而形成。本發明在LED芯片外延結構上用兩次sputter濺射技術鍍膜，采用兩種不同的工藝制成雙層ITO導電層結構，第一層ITO膜實現降低阻抗、歐姆接觸佳等良好導電性的效果，第二層ITO膜在退火工藝中通入氧氣實現高光透過性等效果。

技術領域

本發明涉及半導體技術領域，尤其是一種雙層ITO膜的LED芯片結構及其制作方法。

背景技術

發光二極管（LED）是一種將電能轉化為光能的固體發光器件，其中GaN基的LED芯片得到了長足的發展和應用。LED芯片的發光單元具有N-GaN層、多量子阱層和P-GaN層，通常會通過刻蝕工藝將N-GaN層的一部分暴露于外部，在暴露于外部的P-GaN層和N-GaN層部分形成施加電流的電極結構。在P-GaN層上部形成發光區域，通常使用具有隧道結構的ITO（氧化銦錫）作為透明電極層形成歐姆接觸。目前，現有技術中采用sputter濺射工藝制作的單一ITO導電層存在阻抗高、歐姆接觸性能差、光透過性有待提高等缺點。

發明內容

本申請人針對上述現有技術中單一ITO導電層存在阻抗高、歐姆接觸性能差、光透過性有待提高等缺點，提供了一種結構合理的雙層ITO膜的LED芯片結構及其制作方法，采用兩種不同的工藝制成雙層ITO導電層結構，實現降低阻抗、歐姆接觸佳等良好導電性以及高光透過性等效果。

本發明所采用的技術方案如下：

一種雙層ITO膜的LED芯片結構，在芯片襯底上生長LED芯片外延結構，通過ICP刻蝕技術將暴漏區域的N-GaN層刻蝕出來，形成N-GaN臺階，在芯片結構上鍍SiO₂電流擴散層，第一層ITO膜包覆在SiO₂電流擴散層的整面上，在第一層ITO膜表面上鍍第二層ITO膜，第二層ITO膜是在高溫快速退火同時通入氧氣而形成。

作為上述技術方案的進一步改進：

利用sputter濺射技術在芯片結構表面上鍍第一層ITO膜。

利用sputter濺射技術在第一層ITO膜表面上鍍第二層ITO膜。

在第二層ITO膜和暴露的N-GaN臺階部分分別制作N、P焊盤電極。

本發明還采用的技術方案如下：

一種雙層ITO膜的LED芯片結構制作方法，包括以下步驟：

步驟S1，提供芯片襯底，在芯片襯底上生長LED芯片外延結構；

步驟S2，通過ICP刻蝕技術將暴漏區域的N-GaN層刻蝕出來，形成N-GaN臺階；

步驟S3，利用物理氣相沉積和黃光蝕刻技術制作SiO₂電流擴散層；

步驟S4，在芯片結構表面上鍍第一層ITO膜，利用退火爐的高溫快速退火，使ITO膜和P-GaN層形成良好的歐姆接觸，第一層ITO膜包覆在SiO₂電流擴散層的整面上；

步驟S5，在第一層ITO膜表面上鍍第二層ITO膜，利用退火爐的高溫快速退火同時通入氧氣的工藝制成。

作為上述技術方案的進一步改進：

步驟S2進一步包括，利用正性光刻掩膜技術制作掩膜圖形，通過ICP刻蝕技術將暴漏區域的N-GaN層刻蝕出來，形成N-GaN臺階。

步驟S4進一步包括，利用sputter濺射技術在芯片結構表面上鍍第一層ITO膜。