[發明專利]集成芯片

在審

• 申請號: 202011502927.7
• 申請日: 2020-12-18
• 公開（公告）號: CN113013142A
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 田希文;廖韋豪;戴羽騰;姚欣潔;呂志偉;李忠儒
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本公開涉及一種集成芯片，集成芯片包含一下導電結構，下導電結構設置于一基板的上方。一蝕刻停止層被設置于下導電結構的上方，且一第一內連接介電層被設置于蝕刻停止層的上方。集成芯片還包含一內連接通孔，內連接通孔延伸通過第一內連接介電層與蝕刻停止層，以與下導電結構直接接觸。一保護層圍繞內連接通孔的最外側壁。

技術領域

本公開實施例涉及一種集成芯片與接觸通孔的形成方法，且特別是涉及一種通過使用雙鑲嵌工藝形成具有內連接結構的集成芯片的方法。

背景技術

隨著半導體集成電路(integrated circuit，IC)的尺寸和特征尺寸縮小，形成集成電路的元件的密度增加且元件之間的間距縮小。這樣的間距縮小受限于光微影的光繞射、遮罩對準、隔離和元件性能等因素。隨著任何兩個相鄰的導電部件之間的距離縮小，所得到的電容增加，這將增加功耗和時間延遲。因此，正在研究縮小集成電路的尺寸同時保持或改善集成電路的性能的制造技術和裝置設計。

發明內容

本公開實施例涉及一種集成芯片，集成芯片包含：一下導電結構，設置于一基板的上方；一蝕刻停止層，設置于下導電結構的上方；一第一內連接介電層，設置于蝕刻停止層的上方；一內連接通孔，延伸通過第一內連接介電層與蝕刻停止層，以與下導電結構接觸；一內連接線，延伸通過第一內連接介電層并與內連接通孔耦合；以及一保護層，圍繞內連接通孔的最外側壁，其中保護層包含一最底表面，最底表面與蝕刻停止層的一上表面直接接觸。

本公開實施例涉及一種集成芯片，集成芯片包含：一下導電結構，設置于一基板的上方；一蝕刻停止層，設置于下導電結構的上方；一第一內連接介電層，設置于蝕刻停止層的上方；一內連接通孔，延伸通過第一內連接介電層與蝕刻停止層，以與下導電結構接觸；一內連接線，延伸通過第一內連接介電層并與內連接通孔耦合；以及一保護層，圍繞內連接通孔的最外側壁，其中保護層包含一最底表面，最底表面與蝕刻停止層的一上表面直接接觸。

本公開實施例涉及一種接觸通孔的形成方法，此方法包含：將一蝕刻停止層形成于一下導電結構的上方；將一第一內連接介電層形成于蝕刻停止層的上方；將一第二內連接介電層形成于第一內連接介電層的上方；將包含一第一開口的一第一遮罩結構形成于第二內連接介電層的上方；執行一第一移除工藝將第一內連接介電層與第二內連接介電層設置于第一開口之下的部分移除，以形成一第一溝槽結構；根據第一遮罩結構的剩余部分，執行一第二移除工藝將第一內連接介電層與第二內連接介電層的部分移除，以形成一第二溝槽結構并延伸第一溝槽結構，其中第一溝槽結構的一底表面是由蝕刻停止層的一上表面所定義；將一保護層選擇性地沉積于第一內連接介電層與第二內連接介電層之上，其中蝕刻停止層的上表面仍定義第一溝槽結構的底表面；執行一第三移除工藝將蝕刻停止層未被第一內連接介電層或保護層覆蓋的部分移除，以暴露下導電結構；以及將一導電材料形成于第一溝槽結構與第二溝槽結構內，以形成設置于下導電結構的上方并與下導電結構耦合的一內連接通孔及一內連接線。

附圖說明

以下將配合附圖詳述本公開實施例。應注意的是，依據產業的標準慣例，各種特征部件并未按照比例繪制。事實上，各種特征部件的尺寸可能經放大或縮小，以清楚地表現出本公開實施例的技術特征。

圖1顯示集成芯片的一些實施例的剖面圖，集成芯片包含被保護層側向圍繞的內連接通孔。

圖2顯示集成芯片的一些實施例的剖面圖，集成芯片包含被保護層側向圍繞的內連接通孔。

圖3顯示集成芯片的一些實施例的剖面圖，集成芯片包含被保護層側向圍繞并與一個或多個半導體裝置耦合的內連接通孔。

圖4A示出一些實施例的方法的剖面圖的一個階段。

圖4B示出一些實施例的方法的剖面圖的一個階段。

圖5A示出一些實施例的方法的剖面圖的一個階段。

圖5B示出一些實施例的方法的剖面圖的一個階段。