[發(fā)明專利]神經(jīng)網(wǎng)絡電路的超低功耗負時序余量時序監(jiān)測方法

有效

• 申請?zhí)枺?/td>: 202011502323.2
• 申請日: 2020-12-18
• 公開（公告）號: CN112731100B
• 公開（公告）日: 2022-12-27
• 發(fā)明（設計）人: 單偉偉;李子煜
• 申請（專利權）人: 東南大學
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 南京經(jīng)緯專利商標代理有限公司 32200
• 代理人: 熊玉瑋

1.神經(jīng)網(wǎng)絡電路的超低功耗負時序余量時序監(jiān)測方法，其特征在于，

根據(jù)神經(jīng)網(wǎng)絡累加數(shù)據(jù)的比特數(shù)以及關鍵路徑中累加寄存器的位寬選擇累加寄存器因累加操作發(fā)生反轉(zhuǎn)的比特位為時序監(jiān)測單元插入點，具體為：對于自累加型神經(jīng)網(wǎng)絡電路，根據(jù)輸入特征值的比特數(shù)x、輸入權重的比特數(shù)y以及關鍵路徑累加寄存器的位寬z選擇累加寄存器第(x+y-1)比特位至第(z-2)比特位中的任意一位為時序監(jiān)測單元插入點；

在關鍵路徑中插入時序監(jiān)測單元，將時序監(jiān)測單元插入點至關鍵路徑末端的所有觸發(fā)器替換為鎖存器，修復關鍵路徑中因鎖存器導致的短路徑，根據(jù)時序監(jiān)測單元輸出的報警信號調(diào)整神經(jīng)網(wǎng)絡電路系統(tǒng)的電壓或頻率。

2.根據(jù)權利要求1所述神經(jīng)網(wǎng)絡電路的超低功耗負時序余量時序監(jiān)測方法，其特征在于，修復關鍵路徑中因鎖存器導致的短路徑的方法為：將短路徑填充至時鐘高電平之后的關鍵路徑中。

3.根據(jù)權利要求2所述神經(jīng)網(wǎng)絡電路的超低功耗負時序余量時序監(jiān)測方法，其特征在于，將短路徑填充至時鐘高電平之后的關鍵路徑中的方法為：在關鍵路徑中插入緩沖器增加關鍵路徑延時長度直至短路徑處于時鐘高電平之后的關鍵路徑中。

4.根據(jù)權利要求1所述神經(jīng)網(wǎng)絡電路的超低功耗負時序余量時序監(jiān)測方法，其特征在于，根據(jù)時序監(jiān)測單元輸出的報警信號調(diào)整神經(jīng)網(wǎng)絡電路系統(tǒng)的電壓或頻率的方法為：發(fā)生時序違規(guī)時增加電壓或降低頻率，未發(fā)生時序違規(guī)時降低電壓或提高頻率。

5.根據(jù)權利要求1所述神經(jīng)網(wǎng)絡電路的超低功耗負時序余量時序監(jiān)測方法，其特征在于，該方法通過時序監(jiān)測單元組實現(xiàn)，神經(jīng)網(wǎng)絡電路每個運算單元關鍵路徑的時序監(jiān)測單元插入點都連接有一個時序監(jiān)測單元，所述時序監(jiān)測單元在時鐘信號高相位時監(jiān)測插入點的時序并在時序緊張時輸出報警信號。

6.根據(jù)權利要求1所述神經(jīng)網(wǎng)絡電路的超低功耗負時序余量時序監(jiān)測方法，其特征在于，所述時序監(jiān)測單元為Razor雙采樣型監(jiān)測單元。