[發明專利]垂直柵半導體器件的制備方法

在審

• 申請號: 202011486084.6
• 申請日: 2020-12-16
• 公開（公告）號: CN112614860A
• 公開（公告）日: 2021-04-06
• 發明（設計）人: 陳彩云;張磊;顧珍;董立群;王奇偉;陳昊瑜
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種垂直柵半導體器件的制備方法，包括：提供襯底；在所述襯底中形成溝槽，所述溝槽限定出光電二極管區和浮動擴散區；在所述溝槽中形成第一多晶硅層，所述第一多晶硅層覆蓋所述溝槽的內壁并延伸覆蓋所述襯底的表面；對所述第一多晶硅層進行第一離子注入工藝；在所述溝槽中形成第二多晶硅層，所述第二多晶硅層填充所述溝槽并覆蓋所述第一多晶硅層；對所述第二多晶硅層和所述第一多晶硅層進行第二離子注入工藝。本發明以改善圖像傳感器電學性能不均的現象。

技術領域

本發明涉及半導體技術領域，尤其涉及一種垂直柵半導體器件的制備方法。

背景技術

傳統的圖像傳感器由光電二極管和晶體管構成，在圖像傳感器工作過程中光電二極管需要將光電子轉移到浮動擴散區，再將電荷轉換為電壓進行放大輸出。對于2D平面柵結構，在轉移晶體管的傳輸柵打開時，光電二極管區的光電子經過平面柵的表面溝道傳輸至浮動擴散區，進而被讀取，這種傳輸方式通路較小，不利于快速讀取，也會導致圖像傳感器的效率低。

而3D垂直柵結構解決了光電子轉移較慢和效率低的問題，3D垂直柵結構有利于光電子的快速轉移，提升光電子的利用率。在現有技術中，垂直柵結構通過一次生長多晶硅層，再進行一次離子注入，然而這種方式，會因為垂直柵結構的溝槽深度較深，而導致一次離子注入難以有效的摻雜到深處的多晶硅層中，而出現多晶硅層摻雜不均勻，使得多晶硅層的電阻不均勻，多晶硅層的耗盡效應改善不均，這樣會使圖像傳感器的電學性能不均勻。

發明內容

本發明的目的在于提供一種垂直柵半導體器件的制備方法，以改善圖像傳感器電學性能不均的現象。

為了達到上述目的，本發明提供了一種垂直柵半導體器件的制備方法，包括：

提供襯底，在所述襯底中形成溝槽，所述溝槽限定出光電二極管區和浮動擴散區；

在所述溝槽中形成第一多晶硅層，所述第一多晶硅層覆蓋所述溝槽的內壁并延伸覆蓋所述襯底的表面；

對所述第一多晶硅層進行第一離子注入工藝；

在所述溝槽中形成第二多晶硅層，所述第二多晶硅層填充所述溝槽并覆蓋所述第一多晶硅層；

對所述第二多晶硅層和所述第一多晶硅層進行第二離子注入工藝。

可選的，所述第一多晶硅層的厚度為。

可選的，所述第二多晶硅層的厚度為。

可選的，所述第一離子注入工藝和所述第二離子注入工藝注入的離子類型相同。

可選的，所述第一離子注入工藝和所述第二離子注入工藝注入的離子類型均為N型或P型。

可選的，所述第一離子注入工藝和所述第二離子注入工藝的離子注入濃度均為2×10¹⁵atoms/cm³～4×10¹⁵atoms/cm³。

可選的，所述第一離子注入工藝的離子注入能量為1500eV～3000eV，所述第二離子注入工藝的離子注入能量為6000eV～9000eV。

可選的，所述溝槽的深度為。

可選的，在所述溝槽中形成第一多晶硅層之前，還在所述溝槽中形成氧化層，所述氧化層覆蓋所述溝槽的內壁并延伸覆蓋所述襯底的表面。

可選的，在對所述第二多晶硅層和所述第一多晶硅層進行第二離子注入工藝后，還對所述第一多晶硅層和所述第二多晶硅層進行退火，所述退火的溫度為700℃～1000℃。