[發明專利]半導體存儲器器件及其制造方法

在審

• 申請號: 202011481686.2
• 申請日: 2020-12-15
• 公開（公告）號: CN113410225A
• 公開（公告）日: 2021-09-17
• 發明（設計）人: 金孝燮;樸素賢;金大元;金桐;金恩娥;樸哲權;樸臺鎮;李基碩;韓成熙
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/108;H01L43/08;H01L45/00
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

公開了一種半導體存儲器器件。所述器件可以包括：第一雜質區域和第二雜質區域，設置在襯底中且彼此間隔開，所述第二雜質區域具有比所述第一雜質區域高的頂表面；器件隔離圖案，介于所述第一雜質區域與所述第二雜質區域之間；第一接觸塞，與所述第一雜質區域接觸并具有比所述第二雜質區域的頂表面低的底表面；間隙填充絕緣圖案，介于所述第一接觸塞與所述第二雜質區域之間；第一保護間隔物，介于所述間隙填充絕緣圖案與所述第二雜質區域之間；以及第一間隔物，與所述第一接觸塞的側表面和所述器件隔離圖案接觸，并且介于所述第一保護間隔物與所述間隙填充絕緣圖案之間。

相關申請的交叉引用

本專利申請要求于2020年3月17日在韓國知識產權局遞交的韓國專利申請No.10-2020-0032824的優先權，其全部內容通過引用合并于此。

技術領域

本公開涉及一種半導體存儲器器件及其制造方法。

背景技術

由于半導體器件的小尺寸、多功能和/或低成本的特性，它們被視為電子工業中的重要元件。在近來的電子工業中，對高度集成的半導體器件有著巨大的需求。為了增加半導體器件的集成密度，期望減小構成半導體器件的圖案的線寬。然而，需要新穎且昂貴的曝光技術來減小圖案的線寬，并因此，變得難以增加半導體器件的集成密度。近來，正在研究各種新技術以增加半導體存儲器器件的集成密度。

發明內容

本發明構思的實施例提供了具有提高的可靠性的半導體存儲器器件。

本發明構思的實施例提供了一種制造高度可靠的半導體存儲器器件的方法。

根據本發明構思的實施例，一種半導體存儲器器件，可以包括：第一雜質區域和第二雜質區域，設置在襯底中并彼此間隔開，第二雜質區域的頂表面高于第一雜質區域的頂表面；器件隔離圖案，介于第一雜質區與第二雜質區之間的；第一接觸塞，與第一雜質區域接觸，并且具有比第二雜質區域的頂表面低的底表面；間隙填充絕緣圖案，介于第一接觸塞與第二雜質區域之間；第一保護間隔物，介于間隙填充絕緣圖案與第二雜質區域之間；第一間隔物，與第一接觸塞的側表面和器件隔離圖案接觸，并且介于第一保護間隔物與間隙填充絕緣圖案之間。

根據本發明構思的實施例，一種半導體存儲器器件，可以包括：器件隔離圖案，設置在襯底中以限定多個有源區域；凹陷區域，限定在器件隔離圖案和襯底中，并且具有彼此相對的第一內側表面和第二內側表面；第一雜質區域和第二雜質區域，分別設置在多個有源區域的第一有源區域和多個有源區域的第二有源區域中，第一雜質區域設置在通過凹陷區域的底表面暴露的襯底中；位線接觸，與第一雜質區域接觸并設置在凹陷區域中；第一保護間隔物，覆蓋凹陷區域的第一內側表面；以及第二保護間隔物，覆蓋凹陷區域的第二內側表面。第一保護間隔物和第二保護間隔物可以包括相同的材料并具有彼此不同的形狀。

根據本發明構思的實施例，一種半導體存儲器器件，可以包括：器件隔離圖案，設置在襯底中以限定多個有源區域；凹陷區域，限定在器件隔離圖案和襯底中，并且具有彼此相對的第一內側表面和第二內側表面；第一雜質區域和第二雜質區域，分別設置在多個有源區域的第一有源區域和多個有源區域的第二有源區域中，第一雜質區域設置在通過凹陷區域的底部暴露的襯底中；位線接觸，與第一雜質區域接觸并設置在凹陷區域中；第一保護間隔物，覆蓋凹陷區域的第一內側表面；以及第二保護間隔物，覆蓋凹陷區域的第二內側表面。第一保護間隔物可以與襯底接觸，并且第二保護間隔物可以與襯底間隔開。