[發明專利]基于FPGA實現LVDS通信的PLC系統及其方法

有效

• 申請號: 202011481060.1
• 申請日: 2020-12-15
• 公開（公告）號: CN112506108B
• 公開（公告）日: 2022-04-01
• 發明（設計）人: 禤大祥;李巖;馮桂兵;黃小明
• 申請（專利權）人: 深圳市英威騰電氣股份有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 深圳市精英專利事務所 44242
• 代理人: 李翔宇

1.一種基于FPGA實現LVDS通信的PLC系統，其特征在于，包括：主控模塊和至少一個擴展模塊；

所述主控模塊包括MCU和FPGA主控芯片，所述MCU和所述FPGA主控芯片相連接，所述FPGA主控芯片通過LVDS接口與所述擴展模塊相連接；所述FPGA主控芯片通過數據幀控制所述擴展模塊，所述擴展模塊通過所述數據幀響應所述FPGA主控芯片的控制；

其中，所述PLC系統包括多個擴展模塊，每個所述擴展模塊均包括FPGA輔助芯片，所述FPGA主控芯片通過LVDS接口與第一個所述擴展模塊的FPGA輔助芯片相連接，其余每個所述擴展模塊的FPGA輔助芯片之間通過LVDS接口串聯；

所述FPGA主控芯片與所有所述FPGA輔助芯片以及每個所述FPGA輔助芯片之間均通過所述數據幀進行通信。

2.如權利要求1所述的基于FPGA實現LVDS通信的PLC系統，其特征在于，所述MCU和所述FPGA主控芯片通過并行接口連接。

3.一種基于FPGA實現LVDS通信的方法，應用于權利要求1-2任一項所述的PLC系統，其特征在于，所述數據幀包括第一數據幀和第二數據幀；

所述FPGA主控芯片通過向所有所述擴展模塊發送所述第一數據幀以實現對所有所述擴展模塊的編址和識別；

所述FPGA主控芯片通過向所有所述擴展模塊發送第二數據幀以實現和所有所述擴展模塊之間的數據交換；

其中，所述第一數據幀包括同步頭、指令類型以及地址計數器；

所述FPGA主控芯片通過向所有所述擴展模塊發送所述第一數據幀以實現對所有所述擴展模塊的編址和識別的步驟包括下行傳輸和上行傳輸，在所述下行傳輸中，所有所述擴展模塊通過接受所述第一數據幀以完成編址從而獲得相對應的地址，在所述上行傳輸中，所述擴展模塊通過再次接受所述第一數據幀以及所獲得的地址確認自身的時隙；

所述第二數據幀包括所述同步頭、所述指令類型以及所述擴展模塊的數據，其中，所述擴展模塊的數據位于每個所述擴展模塊相對應的時隙中；

所述下行傳輸和所述上行傳輸的步驟，包括：

若所述擴展模塊接收到所述第一數據幀，判斷自身是否為最后一級擴展模塊；

若自身不是最后一級擴展模塊，則在所述第一數據幀的地址計數器中加1，并將所述第一數據幀傳輸至下一級擴展模塊；

若自身是最后一級擴展模塊，則確認自身的時隙并將自身的地址以及擴展類型輸入至該時隙中，并將所述第一數據幀傳輸至前一級擴展模塊；

若接收到后一級擴展模塊傳輸的所述第一數據幀，則確認自身的時隙并將自身的地址以及擴展類型輸入至該時隙中，并將所述第一數據幀傳輸至前一級擴展模塊以便于將所述第一數據幀 傳回所述FPGA主控芯片從而完成對所有所述擴展模塊的編址和識別。

4.如權利要求3所述的基于FPGA實現LVDS通信的方法，其特征在于，所述若自身是最后一級擴展模塊，則將自身的地址以及擴展類型輸入至相對應的時隙中，并將所述第一數據幀傳輸至前一級擴展模塊的步驟，包括：

若自身是最后一級擴展模塊，則生成末端標志；

確認自身的時隙并將所述末端標志以及自身的地址和擴展類型輸入至該時隙中，并將所述第一數據幀傳輸至前一級擴展模塊。

5.如權利要求3所述的基于FPGA實現LVDS通信的方法，其特征在于，所述FPGA主控芯片通過向所有所述擴展模塊發送第二數據幀以實現和所有所述擴展模塊之間的數據交換的步驟，包括：

若所述擴展模塊接收到所述第二數據幀，識別所述第二數據幀中與自身相對應的時隙，并獲取該時隙的數據；

若完成所述數據的獲取，判斷自身是否為最后一個擴展模塊；

若自身不是最后一個擴展模塊，則將所述第二數據幀傳輸至后一級擴展模塊；

若自身是最后一個擴展模塊，則將自身數據寫入相對應的時隙中，并將所述第二數據幀傳輸至前一級擴展模塊；

若接收到后一級擴展模塊傳輸的所述第二數據幀，則將自身數據寫入相對應的時隙中，并將所述第二數據幀傳輸至前一級擴展模塊以便于將所述第二數據幀反饋至所述FPGA主控芯片以實現與所述FPGA主控芯片的數據交換。

6.如權利要求5所述的基于FPGA實現LVDS通信的方法，其特征在于，所述FPGA主控芯片同時發送多個所述第二數據幀。