[發明專利]并行總線協議以及基于協議實現板間數據交互的方法

有效

• 申請號: 202011474072.1
• 申請日: 2020-12-15
• 公開（公告）號: CN112540944B
• 公開（公告）日: 2022-11-25
• 發明（設計）人: 蔣連鳳
• 申請（專利權）人: 安徽皖通郵電股份有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 北京科億知識產權代理事務所(普通合伙) 11350
• 代理人: 張濤

本發明公開一種并行總線協議以及基于協議實現板間數據交互的方法，應用在跨單板的兩個可編輯邏輯器件之間使用并行數據總線與CPU的localbus總線進行數據交互的場景，以便完成有CPU單板對無CPU單板的訪問，所述并行數據總線包括一根時鐘信號線，一根起始信號線，n根并行信號線；所述n位并行信號線用于傳輸讀寫指示信號，多位地址信號和16位數據信號；并行信號線的讀寫狀態機周期跟16/n的值有關，當n值越大，狀態機的周期越小，當n值越小，狀態機的周期越大。本發明的并行總線在總線數量上相比IFC總線數量，節約了連接器成本；相比于SMI等串行總線，訪問效率得到了很大提高，且不存在訪問地址空間的限制。

技術領域

本發明涉及網絡通信技術，更具體的說，是一種并行總線協議以及基于協議實現板間數據交互的方法。

背景技術

在低端通信設備迅速發展的今天，各通信設備制造商競爭越來越激烈，不僅要求功能滿足要求，還要求成本更有競爭力。目前在通訊設備架構中，按照單板功能分：主控，線卡，接口卡，背板等單板。主控板必有CPU用于本板各芯片的配置，但為了節約成本接口卡可以不用CPU,且系統中接口卡數量較多，如果每一塊接口卡都節約一片CPU的話，整個系統的成本就顯示出了優勢。接口卡在不使用CPU的時候，本板各芯片的配置還需要實現，這就需要把主控板CPU的地址，數據，片選，讀寫使能等信號通過背板送到接口卡，一般情況下CPU的LOCALBUS總線解碼后會有20多位的地址線，16位的數據線以及4位的讀、寫、片選、時鐘等信號，如果不進行編碼通過背板連接器送到接口卡，會占用2-3個背板連接器，這樣不僅增加了連接器成本而且會使系統設備體積變大進而增加整個系統設備的成本。目前最節約連接器的是兩線編解碼如SMI，I2C等總線都是串行的，讀寫一次數據周期較長，對于龐大的系統，各單板需要配置的芯片較多，如果都用串行數據總線配置時間較長，會導致整個系統起版本的時間較長，用戶體驗較差，而且在一些鏈路切換等場景也不能滿足性能需求。

綜上所述：現有技術中存在著一方面使用CPU導致設備成本增加的問題，一方面就是去掉CPU后兩線串口協議讀寫一次數據周期較長存在系統啟動，鏈路切換時間較長等問題。

發明內容

本發明的目的就在于為了解決上述問題而提供一種在自帶CPU單板的可編程邏輯器件上實現localbus轉并行信號線的編碼，然后在不帶CPU單板的可編程邏輯器件上實現并行信號線解碼轉localbus的方法，該方法尤其適用在由多塊單板組裝而成的通訊設備系統中，本發明改進了localbus原有的并行地址數據總線的格式，把localbus系統改進成用較少數量信號線實現localbus地址數據的并行傳輸，解決了板間localbus信號線多和串行總線訪問周期長的問題。

為了實現上述目的，本發明是通過以下技術方案實現的：一種并行總線協議，應用在跨單板的兩個可編輯邏輯器件之間使用并行數據總線與CPU的localbus總線進行數據交互的場景，以便完成有CPU單板對無CPU單板的訪問，所述并行數據總線包括一根時鐘信號線，一根起始信號線，n根并行信號線；

所述時鐘信號線邊沿用于n位并行信號線的讀和寫；

所述起始信號線用低電平或者高電平來指示讀寫狀態機的開始；

所述n位并行信號線用于傳輸讀寫指示信號，多位地址信號和16位數據信號；并行信號線的讀寫狀態機周期跟16/n的值有關，當n值越大，狀態機的周期越小，當n值越小，狀態機的周期越大。

進一步的，n是大于1位，且小于等于8位的信號線，具體n的賦值基于設計中單板的布局空間以及成本。

再進一步的，n＝4。

另外本發明還提出一種基于上述并行總線協議實現板間數據交互中帶CPU單板localbus總線轉本發明6線并行總線協議的方法，所述6線并行總線指1根的CLK信號線，1根幀起始信號線frame，4根并行信號線用于傳輸讀寫標志位，地址信號，數據信號，所述方法包括以下步驟：