[發明專利]一種內存多矩陣編碼方法、糾錯方法及相關裝置

在審

• 申請號: 202011471464.2
• 申請日: 2020-12-14
• 公開（公告）號: CN112688693A
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 周鵬
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: H03M13/00
• 分類號: H03M13/00;H03M13/15
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張貴東

一種內存多矩陣編碼方法、糾錯方法及相關裝置。多矩陣編碼方法，包括：接收要寫入存儲器的信息碼數據，所述信息碼數據包括r比特；以及基于預先設定的多個RS校驗矩陣對所述信息碼數據執行里德所羅門RS編碼處理，得到n比特的RS編碼數據。多矩陣糾錯方法包括：讀取存儲器中存儲的發生錯誤的RS編碼數據，其中所述RS編碼數據包括n比特，其中前r比特為待糾錯的信息碼數據，其包括h個信息碼元，每個信息碼元的長度是t比特，后k比特為讀取的校驗碼數據；以及基于預先設定的多個RS校驗矩陣，對所述RS編碼數據進行糾錯以獲得糾錯后的信息碼數據。

技術領域

本公開涉及糾錯碼技術領域，尤其涉及一種內存多矩陣編碼方法、糾錯方法、相關裝置、計算機系統和存儲介質。

背景技術

DDR內存在工作過程中難免會出現錯誤(電磁等環境的干擾)，而對于穩定性要求高的用戶來說，內存錯誤可能會引起致命性的問題。尤其對于服務器而言，對DDR數據可靠性比較高，DDR內存糾錯技術就能提高服務器內存的穩定性和糾錯能力。

目前內存越做做大，集成度也越來越高，就需要更強更穩定可靠的糾錯能力與技術。而目前Chipkill內存技術最多一次可以只可以糾正一個內存芯片，并且需要把所有冗余位寬(例如以X4的內存芯片而言，需要8比特的冗余位寬)全部使用完才夠糾正一個內存芯片。因而，在不降低糾錯能力的條件下，減少冗余位寬的使用，從而帶來增加額外數據的存儲空間，具有較大的挑戰。

發明內容

鑒于此，本公開提供了一種多矩陣編碼方法、糾錯方法、相關裝置、計算機系統及存儲介質，以較少的冗余位寬來實現DDR內存糾錯，提供了擴展DDR存儲空間的可行性。

本公開的實施例的一方面公開了一種多矩陣編碼方法，包括：接收要寫入存儲器的信息碼數據，所述信息碼數據包括r比特；以及基于預先設定的多個RS校驗矩陣對所述信息碼數據執行里德所羅門RS編碼處理，得到n比特的RS編碼數據，其中，所述n比特的RS編碼數據的前r比特是所述信息碼數據，后k比特是校驗數據，并且n＝r+k，r，n和k為正整數。

例如，根據本公開的實施例提供的方法，其中，所述預先設定的多個RS校驗矩陣包括第一RS校驗矩陣和第二RS校驗矩陣，所述第一RS校驗矩陣為r行k列的矩陣，所述第二RS校驗矩陣為(r+k)行和k列的矩陣，并且所述第二RS校驗矩陣的第r+1行至第r+k行是一個k行和k列的單位矩陣。

例如，根據本公開的實施例提供的方法，其中，基于預先設定的多個RS校驗矩陣和所述信息碼數據執行RS編碼處理，得到n比特的RS編碼數據包括：將所述信息碼數據作為1行r列的矩陣來與第一RS校驗矩陣相乘，得到k比特的第一校驗數據；將所述信息碼數據與所述第一校驗數據進行拼接，得到(r+k)比特的第一編碼數據；以及將所述第一編碼數據作為1行(r+k)列的矩陣來與第二RS校驗矩陣相乘，得到k比特的第二編碼數據；以及將所述信息碼數據與所述第二編碼數據進行拼接，得到所述n比特的RS編碼數據。

例如，根據本公開的實施例提供的方法，其中，所述預先設定的多個RS校驗矩陣包括第三RS校驗矩陣、第四RS校驗矩陣和第五RS校驗矩陣，所述第三RS校驗矩陣為r行k列的矩陣，所述第四RS校驗矩陣為(r+k)行和k列的矩陣，所述第五RS校驗矩陣為(r+k)行和k列的矩陣，并且所述第四RS校驗矩陣和所述第五RS校驗矩陣的第r+1行至第r+k行是一個k行和k列的單位矩陣。