[發(fā)明專利]芯片鍵合方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202011452297.7
• 申請(qǐng)日: 2020-12-10
• 公開（公告）號(hào): CN114628304A
• 公開（公告）日: 2022-06-14
• 發(fā)明（設(shè)計(jì)）人: 郭萬(wàn)里;劉天建
• 申請(qǐng)（專利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類號(hào): H01L21/683
• 分類號(hào): H01L21/683;H01L21/78;H01L21/60
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種芯片鍵合方法，其特征在于，包括：

提供器件晶圓及目標(biāo)晶圓，所述器件晶圓的正面形成有第一混合鍵合結(jié)構(gòu)；

在所述器件晶圓的正面涂布鍵合膠并臨時(shí)鍵合載片晶圓；

在所述器件晶圓的背面形成背連線結(jié)構(gòu)，所述背連線結(jié)構(gòu)與所述器件晶圓中的互連結(jié)構(gòu)電連接；

在所述器件晶圓的背面貼附粘性膜，將所述器件晶圓與所述載片晶圓解鍵合并保留所述鍵合膠；

從所述器件晶圓的正面對(duì)所述器件晶圓進(jìn)行劃片以形成多個(gè)單個(gè)芯片；以及，

去除所述鍵合膠，并提供目標(biāo)晶圓，所述目標(biāo)晶圓的表面形成有第二混合鍵合結(jié)構(gòu)，利用所述第一混合鍵合結(jié)構(gòu)及所述第二混合鍵合結(jié)構(gòu)將合格芯片的正面鍵合至所述目標(biāo)晶圓上。

2.如權(quán)利要求1所述的芯片鍵合方法，其特征在于，在所述器件晶圓的背面形成所述背連線結(jié)構(gòu)之后，在所述器件晶圓的背面貼附所述粘性膜之前，還包括：

對(duì)所述器件晶圓中的每個(gè)芯片進(jìn)行測(cè)試，以標(biāo)記出合格芯片。

3.如權(quán)利要求1所述的芯片鍵合方法，其特征在于，所述背連線結(jié)構(gòu)包括硅通孔及焊墊。

4.如權(quán)利要求1所述的芯片鍵合方法，其特征在于，所述器件晶圓包括襯底及位于所述襯底上的介質(zhì)層，所述器件晶圓的互連結(jié)構(gòu)形成于所述介質(zhì)層中，從所述器件晶圓的正面對(duì)所述器件晶圓進(jìn)行劃片以形成單個(gè)芯片的步驟包括：

利用砂輪從所述器件晶圓的正面至少切割所述鍵合膠、所述第一混合鍵合結(jié)構(gòu)及所述介質(zhì)層，以形成橫縱分布的切割道，所述切割道露出所述襯底的表面或延伸至所述襯底內(nèi)，相鄰的所述切割道定義出單個(gè)芯片；以及，

利用刻蝕工藝沿所述切割道向下刻蝕直至貫穿所述襯底，以將相鄰的芯片完全分離。

5.如權(quán)利要求1或4所述的芯片鍵合方法，其特征在于，去除所述鍵合膠之后，還對(duì)所述粘性膜進(jìn)行擴(kuò)膜，以使相鄰的芯片之間的間距增大。

6.如權(quán)利要求1所述的芯片鍵合方法，其特征在于，所述第一混合鍵合結(jié)構(gòu)及所述第二混合鍵合結(jié)構(gòu)均包括絕緣鍵合層及導(dǎo)電鍵合墊，所述導(dǎo)電鍵合墊位于所述絕緣鍵合層中，所述第一混合鍵合結(jié)構(gòu)的導(dǎo)電鍵合墊與所述器件晶圓中的互連結(jié)構(gòu)電連接，所述第二混合鍵合結(jié)構(gòu)的導(dǎo)電鍵合墊與所述目標(biāo)晶圓中的互連結(jié)構(gòu)電連接。

7.如權(quán)利要求6所述的芯片鍵合方法，其特征在于，當(dāng)利用所述第一混合鍵合結(jié)構(gòu)及所述第二混合鍵合結(jié)構(gòu)將合格芯片的正面鍵合至所述目標(biāo)晶圓上時(shí)，所述第一混合鍵合結(jié)構(gòu)及所述第二混合鍵合結(jié)構(gòu)的絕緣鍵合層的位置對(duì)應(yīng)且頂表面貼合，所述第一混合鍵合結(jié)構(gòu)及所述第二混合鍵合結(jié)構(gòu)的導(dǎo)電鍵合墊的位置對(duì)應(yīng)且頂表面之間具有間隙。

8.如權(quán)利要求6所述的芯片鍵合方法，其特征在于，在去除所述鍵合膠之后，利用所述第一混合鍵合結(jié)構(gòu)及所述第二混合鍵合結(jié)構(gòu)將合格芯片的正面鍵合至所述目標(biāo)晶圓上之前，還包括：

利用等離子體工藝激活所述第一混合鍵合結(jié)構(gòu)和/或所述第二混合鍵合結(jié)構(gòu)的絕緣鍵合層。

9.如權(quán)利要求6所述的芯片鍵合方法，其特征在于，所述第一混合鍵合結(jié)構(gòu)的導(dǎo)電鍵合墊的材料包括銅，在所述器件晶圓的正面形成所述第一混合鍵合結(jié)構(gòu)之后至在所述器件晶圓的正面涂布鍵合膠之前的間隔時(shí)間為第一等待時(shí)間，去除所述鍵合膠之后至利用所述第一混合鍵合結(jié)構(gòu)及所述第二混合鍵合結(jié)構(gòu)將合格芯片的正面鍵合至所述目標(biāo)晶圓上之前的間隔時(shí)間為第二等待時(shí)間，所述第一等待時(shí)間與所述第二等待時(shí)間的總和小于或等于24小時(shí)。

10.如權(quán)利要求1所述的芯片鍵合方法，其特征在于，所述器件晶圓完成了再布線工藝但未執(zhí)行鋁墊工藝，所述目標(biāo)晶圓完成了再布線工藝和/或鋁墊工藝。