[發(fā)明專利]半導體器件

在審

• 申請?zhí)枺?/td>: 202011451732.4
• 申請日: 2020-12-10
• 公開（公告）號: CN113013161A
• 公開（公告）日: 2021-06-22
• 發(fā)明（設(shè)計）人: 尹承燦;韓東煥
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 翟然

一種半導體器件包括：基板，包括第一區(qū)域和第二區(qū)域；第一晶體管，在第一區(qū)域上，并包括從第一區(qū)域突出的第一半導體圖案、覆蓋第一半導體圖案的上表面和側(cè)壁的第一柵極結(jié)構(gòu)、在第一柵極結(jié)構(gòu)的相反側(cè)且在第一半導體圖案上的第一源極/漏極層，第一源極/漏極層的上表面比第一柵極結(jié)構(gòu)的最上表面更靠近基板；以及第二晶體管，在第二區(qū)域上并包括從第二區(qū)域突出的第二半導體圖案、覆蓋第二半導體圖案的側(cè)壁的第二柵極結(jié)構(gòu)、在第二半導體圖案下面的第二源極/漏極層以及在第二半導體圖案上的第三源極/漏極層，其中第一區(qū)域的上表面低于第二區(qū)域的上表面。

技術(shù)領(lǐng)域

實施方式涉及半導體器件。

背景技術(shù)

當在同一基板上形成鰭型場效應晶體管(finFET)和垂直溝道場效應晶體管(vFET)時，vFET的柵極可能暴露半導體圖案的上部。覆蓋finFET和vFET的絕緣夾層可能被蝕刻以暴露在半導體圖案上的硬掩模，并且柵極可能被蝕刻。

發(fā)明內(nèi)容

實施方式可以通過提供一種半導體器件來實現(xiàn)，該半導體器件包括：具有第一區(qū)域和第二區(qū)域的基板；在基板的第一區(qū)域上的第一晶體管，該第一晶體管包括在垂直方向上從基板的第一區(qū)域的上表面突出的第一半導體圖案、覆蓋第一半導體圖案的上表面和側(cè)壁的第一柵極結(jié)構(gòu)、以及在第一半導體圖案的在第一柵極結(jié)構(gòu)的相反側(cè)處的相應部分上的第一源極/漏極層，與第一柵極結(jié)構(gòu)的最上表面在垂直方向上到基板相比，第一源極/漏極層的上表面在垂直方向上更靠近基板；以及在基板的第二區(qū)域上的第二晶體管，該第二晶體管包括在垂直方向上從基板的第二區(qū)域的上表面突出的第二半導體圖案、覆蓋第二半導體圖案的側(cè)壁的第二柵極結(jié)構(gòu)、在基板的第二區(qū)域的上部且在第二半導體圖案下面的第二源極/漏極層、以及在第二半導體圖案上的第三源極/漏極層，其中，基板的第一區(qū)域的上表面低于基板的第二區(qū)域的上表面。

實施方式可以通過提供一種半導體器件來實現(xiàn)，該半導體器件包括：基板，包括第一區(qū)域和第二區(qū)域；在基板的第一區(qū)域上的第一晶體管；和在基板的第二區(qū)域上的第二晶體管。該第一晶體管包括：第一半導體圖案，在垂直方向上從基板的第一區(qū)域的上表面突出并在平行于基板的上表面的第一方向上縱向地延伸；在第一半導體圖案上的第一柵極結(jié)構(gòu)，該第一柵極結(jié)構(gòu)在平行于基板的上表面且與第一方向交叉的第二方向上縱向地延伸；在垂直方向上彼此間隔開的第二半導體圖案，每個第二半導體圖案在第一方向上縱向地延伸穿過第一柵極結(jié)構(gòu)；以及第一源極/漏極層，在第一半導體圖案的在第一柵極結(jié)構(gòu)的沿第一方向的相反側(cè)處的相應部分上。該第二晶體管包括：第三半導體圖案，在垂直方向上從基板的第二區(qū)域的上表面突出；第二柵極結(jié)構(gòu)，覆蓋第三半導體圖案的側(cè)壁；第二源極/漏極層，在基板的第二區(qū)域的上部且在第三半導體圖案下面；以及在第三半導體圖案上的第三源極/漏極層。其中，基板的第一區(qū)域的上表面低于基板的第二區(qū)域的上表面。

實施方式可以通過提供一種半導體器件來實現(xiàn)，該半導體器件包括：基板，包括第一區(qū)域、第二區(qū)域和第三區(qū)域；在基板的第一區(qū)域上的第一晶體管；在基板的第二區(qū)域上的第二晶體管；以及在基板的第三區(qū)域上的第三晶體管。該第一晶體管包括：第一半導體圖案，在垂直方向上從基板的第一區(qū)域的上表面突出并在平行于基板的上表面的第一方向上縱向地延伸；第一柵極結(jié)構(gòu)，在與基板的上表面平行且與第一方向交叉的第二方向上覆蓋第一半導體圖案的上表面和側(cè)壁；以及第一源極/漏極層，在第一半導體圖案的在第一柵極結(jié)構(gòu)的沿第一方向的相反側(cè)處的相應部分上。該第二晶體管包括：第二半導體圖案，在垂直方向上從基板的第二區(qū)域的上表面突出并在第一方向上縱向地延伸；圍繞第二半導體圖案的側(cè)壁的第二柵極結(jié)構(gòu)；第二源極/漏極層，在基板的第二區(qū)域的上部且在第二半導體圖案下面；以及在第二半導體圖案上的第三源極/漏極層。該第三晶體管包括：第三半導體圖案，在垂直方向上從基板的第三區(qū)域的上表面突出并在第一方向上縱向地延伸；在第三半導體圖案上的第三柵極結(jié)構(gòu)；在垂直方向上彼此間隔開的第四半導體圖案，每個第四半導體圖案在第一方向上縱向地延伸穿過第三柵極結(jié)構(gòu)；以及第四源極/漏極層，在第三半導體結(jié)構(gòu)的在第三柵極結(jié)構(gòu)的沿第一方向的相反側(cè)處的相應部分上。其中，基板的第一區(qū)域的上表面低于基板的第二區(qū)域的上表面，并且基板的第三區(qū)域的上表面低于基板的第一區(qū)域的上表面。

附圖說明