[發明專利]一種提升阻抗精度的控制方法

有效

• 申請號: 202011427896.3
• 申請日: 2020-12-09
• 公開（公告）號: CN112654158B
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 吳飛;雷紅慧;張德金;程卓;寧玉杰;謝奉光
• 申請（專利權）人: 廣州廣合科技股份有限公司
• 主分類號: H05K3/00
• 分類號: H05K3/00
• 代理公司: 廣州市時代知識產權代理事務所(普通合伙) 44438
• 代理人: 楊樹民

本發明公開了一種提升阻抗精度控制方法，包括如下步驟：對殘銅率進行預估，得到生產殘銅率預估值；基于生產殘銅率預估值計算出介質層厚度，進而計算出阻抗和差損；計算出生產殘銅率實際值；計算生產殘銅率實際值和生產殘銅率預估值之間的差值m，比較m和10%的大小，若m小于10%，則滿足阻抗精度，若m大于10%，則采用生產殘銅率實際值更新生產殘銅率預估值重新計算介質層厚度和阻抗，直至滿足生產殘銅率實際值和生產殘銅率預估值之間的差值m小于10%。該方法依靠不同類型PCB單元板殘銅率分析實際加工的生產殘銅率預估值與生產殘銅率實際值比較差異，精確加工過程中做差異化分析及修正設計方式，減少實際過程中差異，從而提升阻抗精度要求。

技術領域

本發明涉及PCB加工領域，具體涉及一種提升阻抗精度的控制方法。

背景技術

隨著 5G、高頻化、高速化電路應用發展,PCB要求阻抗控制和差損要求精準度逐漸提高,控制偏差日益嚴格,而各種研究及實際生產表明,對阻抗和差損影響的主要因素是介質層厚度，其中主要影響介質層厚度的重要因素是PCB實際生產殘銅率；在PCB工廠加工時，一般先需要針對客戶要求阻抗及差損要求先備料(即生產時主要材料：基板和PP及銅箔)，而影響選材最基礎考理的是客戶對阻抗及差損要求，影響此部分關鍵指標為基板和PP的介質厚度，而介質厚度主要是PCB加工過程中各圖形的殘銅占比，主要由PCB出貨單元加工時進行排版加工的圖形占比決定； 高精度阻抗控制和差損要求的關鍵是從設計到成品加工過程對介質層厚度及殘銅率精準度的精準控制，目前這成為一個非常重要的研究課題。

發明內容

本發明的目的在于避免現有技術中的不足之處而提供一種提升阻抗精度控制方法，利用單元板內殘銅率如何快速在PCB加工時先有的生產殘銅率預估值和最終精準校正的結合，在PCB加工時對阻抗及差損的精準設計，能依實際圖形殘銅率計算介質厚度并達到有效控制阻抗及差損設計與實際加工生產一致性。

本發明的目的通過如下技術方案實現：一種提升阻抗精度控制方法，包括如下步驟：

對殘銅率進行預估，得到生產殘銅率預估值；

基于生產殘銅率預估值計算出介質層厚度，進而計算出阻抗和差損；

計算出生產殘銅率實際值；

計算生產殘銅率實際值和生產殘銅率預估值之間的差值m；

比較m和10%的大小；若m小于10%，則滿足阻抗精度，若m大于10%，則采用生產殘銅率實際值更新生產殘銅率預估值重新計算介質層厚度和阻抗，直至滿足生產殘銅率實際值和生產殘銅率預估值之間的差值m小于10%。

可選地，所述對殘銅率進行預估，得到生產殘銅率預估值包括；

獲取單元板殘銅率數據；

基于所述單元板殘銅率數據、并根據第一方程式計算生產殘銅率預估值，所述第一方程式為：生產殘銅率預估值=單元板殘銅率+X ，其中，X為變量，所述X的大小取決于單元板殘銅率的大小，其中，所述第一方程式是基于內層銅厚≤2OZ的前提下，若內層銅厚2OZ，則還要考慮產線的蝕刻損耗，將計算出的生產殘銅率實際值減去產線的蝕刻損耗。

可選地，所述計算生產殘銅率實際值包括；

制作工程資料，利用所述介質層厚度、阻抗和差損數據制作工程資料；

待工程資料制作完成，自動化腳本輸出生產殘銅率實際值。

可選地，所述基于生產殘銅率預估值計算出介質層厚度，進而計算出阻抗和差損中的計算阻抗是通過阻抗計算軟件對阻抗進行模擬計算。

可選地，所述阻抗計算軟件可選用計算軟件 Polar SI8000K 控制阻抗快速解算器進行模擬計算得到阻抗值。