[發明專利]一種內部集成電路主機的自檢方法、裝置及主機

有效

• 申請號: 201310462874.4
• 申請日: 2013-09-30
• 公開（公告）號: CN103530215A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 郭中天;種鋒生;黃平
• 申請（專利權）人: 杭州華為數字技術有限公司
• 主分類號: G06F11/267
• 分類號: G06F11/267
• 代理公司: 北京三高永信知識產權代理有限責任公司 11138
• 代理人: 徐立

技術領域

本發明涉及通信技術領域，特別涉及一種內部集成電路主機的自檢方法、裝置及主機。

背景技術

I2C（Inter?Integrated?Circuit，內部集成電路）總線是微電子通信控制領域廣泛采用的一種總線標準，用于連接I2C主機、I2C從機等器件。I2C主機是初始化發送、產生時鐘信號和終止發送的器件，可以成為控制I2C總線的器件，I2C從機是被I2C主機尋址的器件。

通常I2C總線上只設有一個主機。如果I2C總線上連接有兩個I2C主機，則一個是當前控制I2C總線的I2C主機，另一個是備用的I2C主機。以第一I2C主機為當前控制I2C總線的I2C主機，第二I2C主機為備用的I2C主機為例，當第一I2C主機出現故障時，第二I2C主機會取代第一I2C主機控制I2C總線。如果第二I2C主機不能控制I2C總線，則第一I2C主機又會取代第二I2C主機控制I2C總線。由于第一I2C主機已經出現了故障，因此第一I2C主機不能控制I2C總線，第二I2C主機再次取代第一I2C主機控制I2C總線，如此反復，造成I2C總線和連接在I2C總線上的器件不能正常工作。

為了避免出現這個問題，當備用的I2C主機與I2C總線連接時，備用的I2C主機會進行自檢，以確保備用的I2C主機（如第二I2C主機）取代當前控制I2C總線的I2C主機（如第一I2C主機）控制I2C總線時，可以控制I2C總線。現有的I2C主機的自檢方法包括：備用的I2C主機在I2C總線上申請I2C總線資源直到該I2C主機控制I2C總線；當該I2C主機控制I2C總線后，向I2C從機發送數據包；若接收到I2C從機的響應信號，則判定該I2C主機能控制I2C總線。

在實現本發明的過程中，發明人發現現有技術至少存在以下問題：

備用的I2C主機只有等到I2C總線空閑時，才能控制I2C總線，并且只有該I2C主機控制I2C總線后，才能向I2C從機發送數據包，以判斷該I2C主機能否控制I2C總線，因此現有的I2C主機的自檢方法不能實時進行。如果在備用的I2C主機等待I2C總線空閑的過程中，當前控制I2C總線的I2C主機出現了故障，則不能避免出現反復更換控制I2C總線的I2C主機的問題。

發明內容

為了解決現有技術不能實時進行，不能避免出現反復更換控制I2C總線的I2C主機的問題，本發明實施例提供了一種內部集成電路I2C主機的自檢方法、裝置及主機。所述技術方案如下：

一方面，本發明實施例提供了一種內部集成電路I2C主機的自檢方法，所述I2C主機通過所述I2C主機的鏈路與I2C總線連接，所述方法包括：

I2C主機檢測I2C總線是否忙碌；

當所述I2C總線忙碌時，接收所述I2C總線上傳輸的數據包，并根據所述數據包檢測所述I2C主機的鏈路是否正常。

在第一種可能的實現方式中，所述I2C主機包括主設備和從設備，所述主設備通過所述I2C主機的鏈路與所述I2C總線連接，所述從設備與所述主設備連接，所述方法還包括：

當所述I2C總線忙碌時，控制所述主設備從所述從設備讀取數據并向所述從設備寫入數據，以檢測所述I2C主機的讀寫功能是否正常；

當所述I2C主機的鏈路正常且所述I2C主機的讀寫功能正常時，判定所述I2C主機能控制所述I2C總線。

可選地，所述控制所述主設備從所述從設備讀數據并向所述從設備寫入數據，以檢測所述I2C主機的讀寫功能是否正常，包括：

控制所述主設備從所述從設備中讀取預設數據，當所述主設備讀取到的數據與所述主設備中的預設數據相同時，判定所述I2C主機的讀功能正常，當所述主設備讀取到的數據與所述主設備中的預設數據不同時，判定所述I2C主機的讀功能不正常；

控制所述主設備將所述主設備中的預設數據寫入所述從設備，當所述主設備寫入所述從設備中的數據與所述從設備中的預設數據相同時，判定所述I2C主機的寫功能正常，當所述主設備寫入所述從設備中的數據與所述從設備中的預設數據不同時，判定所述I2C主機的寫功能不正常。

在第二種可能的實現方式中，所述I2C總線包括串行時鐘線和串行數據線，所述I2C主機的鏈路包括串行時鐘鏈路和串行數據鏈路，所述接收所述I2C總線上傳輸的數據包，并根據所述數據包檢測所述I2C主機的鏈路是否正常，包括：

接收所述串行時鐘線上的時鐘信號，檢測所述時鐘信號是否與預設的標準時鐘信號相同，以判斷所述串行時鐘鏈路是否正常；