[發明專利]指令執行方法、裝置、電子設備和存儲介質

有效

• 申請號: 202011401623.1
• 申請日: 2020-12-02
• 公開（公告）號: CN112559040B
• 公開（公告）日: 2021-12-28
• 發明（設計）人: 聞軍會;田超;賈磊;嚴小平
• 申請（專利權）人: 北京百度網訊科技有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 韓海花

本申請公開了指令執行方法、裝置、電子設備和存儲介質，涉及語音、自然語言處理、深度學習技術領域。具體實現方案為：指令分類器識別當前輸入指令的類別；類別為參數配置指令，則指令分類器根據參數配置指令將對應的參數寫入指令緩存中的對應的第一參數寄存器中；類別為計算指令，則指令分類器將計算指令寫入指令緩存中的指令寄存器中；運算單元檢測到指令寄存器不為空，則從指令寄存器中取出下一條計算指令，并根據取出的計算指令從對應的第一參數寄存器中取出寫入的參數，將取出的參數更新至運算單元內的第二參數寄存器中進行計算。本申請的指令執行方法、裝置、電子設備和存儲介質，提高了運算執行效率。

技術領域

本申請涉及計算機技術領域中的語音、自然語言處理、深度學習技術領域，尤其涉及一種指令執行方法、裝置、電子設備和存儲介質。

背景技術

運算處理器芯片中往往存在復雜運算指令，例如語音處理中的長短期記憶網絡(Long Short-Term Memory，簡稱LSTM)、波基循環神經網絡(Wave Recurrent NeuralNetwork，簡稱WaveRNN)算法中存在大量卷積、全連接激活等操作，這種指令一般由專用運算單元完成。

目前，運算執行時將運算程序放到中斷中以解除運算函數與主程序的相關性，或者采用亂序執行架構以解除部分指令相關性，但都存在參數配置與復雜運算之間的等待問題，因此運算執行效率。

發明內容

提供了一種指令執行方法、裝置、電子設備和存儲介質。

根據第一方面，提供了一種指令執行方法，包括：指令分類器識別當前輸入指令的類別；所述類別為參數配置指令，則所述指令分類器根據所述參數配置指令將對應的參數寫入指令緩存中的對應的第一參數寄存器中；所述類別為計算指令，則所述指令分類器將所述計算指令寫入所述指令緩存中的指令寄存器中；運算單元檢測到所述指令寄存器不為空，則從所述指令寄存器中取出下一條計算指令，并根據取出的所述計算指令從對應的所述第一參數寄存器中取出寫入的參數，將取出的參數更新至所述運算單元內的第二參數寄存器中進行計算。

根據第二方面，提供了一種指令執行裝置，包括：指令緩存，所述指令緩存包括第一參數寄存器和指令寄存器；指令分類器，用于識別當前輸入指令的類別；所述類別為參數配置指令，則根據所述參數配置指令將對應的參數寫入所述指令緩存中的對應的所述第一參數寄存器中；所述類別為計算指令，則將所述計算指令寫入所述指令緩存中的所述指令寄存器中；運算單元，用于檢測到所述指令寄存器不為空，則從所述指令寄存器中取出下一條計算指令，并根據取出的所述計算指令從對應的所述第一參數寄存器中取出寫入的參數，將取出的參數更新至所述運算單元內的第二參數寄存器中進行計算。

根據第三方面，提供了一種電子設備，包括：至少一個處理器；以及與所述至少一個處理器通信連接的存儲器；其中，所述存儲器存儲有可被所述至少一個處理器執行的指令，所述指令被所述至少一個處理器執行，以使所述至少一個處理器能夠執行本申請第一方面所述的指令執行方法。

根據第四方面，提供了一種存儲有計算機指令的非瞬時計算機可讀存儲介質，所述計算機指令用于使所述計算機執行本申請第一方面所述的指令執行方法。

根據第五方面，提供了一種計算機程序產品，包括計算機程序，所述計算機程序被處理器執行時實現本申請第一方面所述的指令執行方法。

應當理解，本部分所描述的內容并非旨在標識本申請的實施例的關鍵或重要特征，也不用于限制本申請的范圍。本申請的其它特征將通過以下的說明書而變得容易理解。

附圖說明

附圖用于更好地理解本方案，不構成對本申請的限定。其中：

圖1是根據本申請第一實施例的指令執行方法的流程示意圖；

圖2是根據本申請第二實施例的指令執行方法的流程示意圖；

圖3是根據本申請第三實施例的指令執行方法的流程示意圖；