[發(fā)明專利]微電子器件和用于制造這樣的器件的方法

在審

• 申請?zhí)枺?/td>: 202011398976.0
• 申請日: 2020-12-02
• 公開（公告）號: CN112992894A
• 公開（公告）日: 2021-06-18
• 發(fā)明（設(shè)計(jì)）人: R·蓋伊;A·馬扎基
• 申請（專利權(quán)）人: 意法半導(dǎo)體(魯塞)公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/8249
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 羅利娜

1.一種微電子器件，包括：

襯底；

高電壓MOS晶體管，在所述襯底的第一部分中和/或在所述襯底的第一部分上；以及

雙極晶體管，在所述襯底的相同第一部分中和/或在所述襯底的相同第一部分上；

其中所述第一部分包括：

第一阱，摻雜有第一類型，所述第一阱與所述襯底電絕緣，并且被配置為形成所述高電壓MOS晶體管的溝道；

兩個第一區(qū)域，摻雜有與所述第一類型相對的第二類型，所述兩個第一區(qū)域被布置在所述第一阱中，并且被配置為分別形成所述高電壓MOS晶體管的源極和漏極；

第二阱，摻雜有所述第二類型，所述第二阱相對于所述第一阱橫向地布置以形成所述雙極晶體管的基極；

第二區(qū)域，摻雜有所述第一類型，所述第二區(qū)域被布置在所述第二阱中，以形成所述雙極晶體管的發(fā)射極；以及

第三區(qū)域，摻雜有所述第一類型，所述第三區(qū)域被布置在所述第二阱之下，并且所述第三區(qū)域與所述第二阱接觸以形成所述雙極晶體管的集電極。

2.根據(jù)權(quán)利要求1所述的器件，其中所述第一部分還包括：

第四區(qū)域，摻雜有所述第二類型，所述第四區(qū)域相對于所述第二區(qū)域橫向地布置在所述第二阱中，所述第四區(qū)域被配置為形成用于所述雙極晶體管的所述基極的電接觸插頭；以及

絕緣區(qū)域，在所述第二阱中，所述絕緣區(qū)域橫向地將所述第四區(qū)域與所述第二區(qū)域分隔。

3.根據(jù)權(quán)利要求2所述的器件，其中所述絕緣區(qū)域是淺溝槽隔離，所述淺溝槽隔離具有的深度比所述第二區(qū)域的深度深，并且所述淺溝槽隔離具有的深度比所述第四區(qū)域的深度深。

4.根據(jù)權(quán)利要求2所述的器件，其中所述第一部分還包括：

第三阱，摻雜有所述第一類型，所述第三阱被布置在所述第二阱的外圍，并且所述第三阱與所述第三區(qū)域電接觸；以及

第五區(qū)域，摻雜有所述第一類型，所述第五區(qū)域被布置在所述第三阱中；

其中所述第五區(qū)域和所述第三阱被配置為一起形成用于所述雙極晶體管的所述集電極的電接觸插頭；以及

另一絕緣區(qū)域，在所述第二阱中，所述另一絕緣區(qū)域橫向地將所述第三阱以及所述第五區(qū)域與所述第四區(qū)域分隔。

5.根據(jù)權(quán)利要求4所述的器件，其中所述另一絕緣區(qū)域是淺溝槽隔離，所述淺溝槽隔離具有的深度比所述第五區(qū)域的深度深，并且所述淺溝槽隔離具有的深度比所述第四區(qū)域的深度深。

6.根據(jù)權(quán)利要求1所述的器件，還包括低電壓MOS晶體管，所述低電壓MOS晶體管在所述襯底的與所述第一部分不同的第二部分中。

7.根據(jù)權(quán)利要求6所述的器件，其中所述第二部分包括：

第四阱，摻雜有所述第一類型，所述第四阱與所述襯底電絕緣，并且被配置為形成所述低電壓MOS晶體管的溝道；以及

兩個第六區(qū)域，摻雜有所述第二類型，所述兩個第六區(qū)域被布置在所述第四阱中，并且被配置為分別形成所述低電壓MOS晶體管的源極和漏極；

其中，所述第一部分的所述第一阱和所述第一部分的所述第二阱的摻雜比所述第二部分的所述第四阱的摻雜低。

8.根據(jù)權(quán)利要求1所述的器件，其中所述雙極晶體管是其中所述第一摻雜類型為N型摻雜、并且所述第二摻雜類型為P型摻雜的NPN型；并且其中所述第三區(qū)域是被布置在所述第一阱以及所述第二阱與所述襯底之間的絕緣阱。

9.根據(jù)權(quán)利要求1所述的器件，其中所述雙極晶體管是其中所述第一摻雜類型為P型摻雜、并且所述第二摻雜類型為N型摻雜的PNP型；并且其中所述第三區(qū)域是所述襯底的被布置在所述第二阱之下的區(qū)域。