[發(fā)明專(zhuān)利]芯片F(xiàn)T測(cè)試方法及系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 202011396206.2
• 申請(qǐng)日: 2020-12-03
• 公開(kāi)（公告）號(hào): CN112666444A
• 公開(kāi)（公告）日: 2021-04-16
• 發(fā)明（設(shè)計(jì)）人: 鄭忠華
• 申請(qǐng)（專(zhuān)利權(quán)）人: 思瑞浦微電子科技（蘇州）股份有限公司
• 主分類(lèi)號(hào): G01R31/28
• 分類(lèi)號(hào): G01R31/28
• 代理公司: 蘇州三英知識(shí)產(chǎn)權(quán)代理有限公司 32412
• 代理人: 周仁青

本發(fā)明揭示了一種芯片F(xiàn)T測(cè)試方法及系統(tǒng)，所述方法包括：S1、在測(cè)試管腳上輸入測(cè)試信號(hào)，所述測(cè)試信號(hào)為包括第一脈沖數(shù)據(jù)和第二脈沖數(shù)據(jù)的脈沖信號(hào)，第一脈沖數(shù)據(jù)的寬度小于第二脈沖數(shù)據(jù)的寬度；S2、通過(guò)延時(shí)器對(duì)測(cè)試信號(hào)進(jìn)行延時(shí)得到延時(shí)信號(hào)，所述延時(shí)信號(hào)的延時(shí)寬度大于第一脈沖數(shù)據(jù)的寬度且小于第二脈沖數(shù)據(jù)的寬度；S3、通過(guò)寄存器在延時(shí)信號(hào)的上升沿對(duì)測(cè)試信號(hào)進(jìn)行采樣，獲取輸出信號(hào)；S4、根據(jù)輸出信號(hào)進(jìn)入相應(yīng)的測(cè)試態(tài)進(jìn)行FT測(cè)試。本發(fā)明中的寄存器通過(guò)在延時(shí)信號(hào)的上升沿對(duì)測(cè)試信號(hào)進(jìn)行采樣，從而獲取輸出信號(hào)進(jìn)入測(cè)試態(tài)，只需一個(gè)測(cè)試管腳即可實(shí)現(xiàn)，降低了芯片封裝成本，簡(jiǎn)化了芯片封裝工藝。

技術(shù)領(lǐng)域

本發(fā)明屬于芯片測(cè)試技術(shù)領(lǐng)域，具體涉及一種芯片F(xiàn)T測(cè)試方法及系統(tǒng)。

背景技術(shù)

芯片測(cè)試分CP測(cè)試和FT測(cè)試兩種，CP(Chip Probe)測(cè)試是在晶圓wafer上用探針探查管腳，通過(guò)測(cè)試信號(hào)來(lái)判斷芯片的好壞或修調(diào)，F(xiàn)T(Final Test)測(cè)試是在芯片封裝好以后，通過(guò)外面加測(cè)試信號(hào)使芯片進(jìn)入某個(gè)測(cè)試態(tài)，把某些需要測(cè)試信號(hào)送到管腳上測(cè)試并判斷芯片好壞或修調(diào)。

參圖1、圖2所示，現(xiàn)有技術(shù)的FT測(cè)試中需要一個(gè)時(shí)鐘管腳(CLKPin)和一個(gè)數(shù)據(jù)管腳(Data Pin)把測(cè)試態(tài)信號(hào)送進(jìn)，寄存器在時(shí)鐘信號(hào)CLK的上升沿對(duì)測(cè)試信號(hào)Data進(jìn)行采樣，以達(dá)到進(jìn)測(cè)試態(tài)的目的。現(xiàn)有技術(shù)對(duì)測(cè)試管腳數(shù)量有一定的需求，需要兩個(gè)或兩個(gè)以上管腳。

因此，針對(duì)上述技術(shù)問(wèn)題，有必要提供一種芯片F(xiàn)T測(cè)試方法及系統(tǒng)。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種芯片F(xiàn)T測(cè)試方法及系統(tǒng)，以通過(guò)一個(gè)測(cè)試管腳進(jìn)入測(cè)試態(tài)，實(shí)現(xiàn)芯片的FT測(cè)試。

為了實(shí)現(xiàn)上述目的，本發(fā)明一實(shí)施例提供的技術(shù)方案如下：

一種芯片F(xiàn)T測(cè)試方法，所述方法包括：

S1、在測(cè)試管腳上輸入測(cè)試信號(hào)，所述測(cè)試信號(hào)為包括第一脈沖數(shù)據(jù)和第二脈沖數(shù)據(jù)的脈沖信號(hào)，第一脈沖數(shù)據(jù)的寬度小于第二脈沖數(shù)據(jù)的寬度；

S2、通過(guò)延時(shí)器對(duì)測(cè)試信號(hào)進(jìn)行延時(shí)得到延時(shí)信號(hào)，所述延時(shí)信號(hào)的延時(shí)寬度大于第一脈沖數(shù)據(jù)的寬度且小于第二脈沖數(shù)據(jù)的寬度；

S3、通過(guò)寄存器在延時(shí)信號(hào)的上升沿對(duì)測(cè)試信號(hào)進(jìn)行采樣，獲取輸出信號(hào)；

S4、根據(jù)輸出信號(hào)進(jìn)入相應(yīng)的測(cè)試態(tài)進(jìn)行FT測(cè)試。

一實(shí)施例中，所述步驟S3包括：

在延時(shí)信號(hào)中第一脈沖數(shù)據(jù)的上升沿對(duì)測(cè)試信號(hào)進(jìn)行采樣，獲取低電平信號(hào)；

在延時(shí)信號(hào)中第二脈沖數(shù)據(jù)的上升沿對(duì)測(cè)試信號(hào)進(jìn)行采樣，獲取高電平信號(hào)。

一實(shí)施例中，所述步驟S3還包括：

通過(guò)寄存器在延時(shí)信號(hào)的上升沿對(duì)測(cè)試信號(hào)進(jìn)行采樣，獲取輸出信號(hào)；

通過(guò)寄存器在延時(shí)信號(hào)的上升沿對(duì)前一個(gè)寄存器的輸出信號(hào)進(jìn)行采樣，獲取新的輸出信號(hào)。

一實(shí)施例中，所述步驟S4還包括：

根據(jù)所有寄存器的輸出信號(hào)進(jìn)入相應(yīng)的測(cè)試態(tài)進(jìn)行FT測(cè)試。

一實(shí)施例中，所述寄存器為D觸發(fā)器。

本發(fā)明另一實(shí)施例提供的技術(shù)方案如下：

一種芯片F(xiàn)T測(cè)試系統(tǒng)，所述系統(tǒng)包括：

測(cè)試管腳，用于輸入測(cè)試信號(hào)，所述測(cè)試信號(hào)為包括第一脈沖數(shù)據(jù)和第二脈沖數(shù)據(jù)的脈沖信號(hào)，第一脈沖數(shù)據(jù)的寬度小于第二脈沖數(shù)據(jù)的寬度；

延時(shí)器，與測(cè)試管腳相連，用于對(duì)測(cè)試信號(hào)進(jìn)行延時(shí)得到延時(shí)信號(hào)，所述延時(shí)信號(hào)的延時(shí)寬度大于第一脈沖數(shù)據(jù)的寬度且小于第二脈沖數(shù)據(jù)的寬度；