[發(fā)明專利]半導(dǎo)體器件及制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202011363671.6
• 申請(qǐng)日: 2020-11-27
• 公開（公告）號(hào): CN112466952A
• 公開（公告）日: 2021-03-09
• 發(fā)明（設(shè)計(jì)）人: 朱小娜
• 申請(qǐng)（專利權(quán)）人: 復(fù)旦大學(xué)
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/10;H01L29/423;H01L29/51;H01L21/336;H01L21/28;H01L27/1159
• 代理公司: 上海恒銳佳知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31286
• 代理人: 黃海霞

本發(fā)明提供了一種半導(dǎo)體器件，包括鐵電層襯底、柵極、源極、漏極、淺溝槽隔離結(jié)構(gòu)和側(cè)墻，所述鐵電層襯底自下而上包括第一硅層、第一氧化層、鐵電層、第二氧化層和第二硅層。所述介電層的材料包括二氧化鉿基高介電常數(shù)材料或二氧化鉿基材料中的一種，降低了亞閾值擺幅，所述鐵電層的材料為鐵電性材料，能夠利用底電極寫入不同極化方向?qū)系篱_啟進(jìn)行控制，讀出時(shí)采用表面柵，降低對(duì)所述鐵電層的影響，寫入時(shí)采用底部柵，用作存儲(chǔ)器件時(shí)的寫入與讀出分離，提高了器件的可靠性。本發(fā)明還提供了一種半導(dǎo)體器件的制造方法。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件及制造方法。

背景技術(shù)

目前人工智能、物聯(lián)網(wǎng)等領(lǐng)域芯片依賴大數(shù)據(jù)存算，迫切需要運(yùn)算更快，功耗更低，成本更低的芯片。因此，科學(xué)界提出了在存儲(chǔ)和邏輯器件技術(shù)上的一個(gè)全新的計(jì)算框架模式，即將存儲(chǔ)和邏輯運(yùn)算集于一體的電路架構(gòu)，存算一體(logic in memory or LiM)。鐵電場(chǎng)效應(yīng)晶體管是最有可能實(shí)現(xiàn)在同一個(gè)晶體管中實(shí)現(xiàn)邏輯運(yùn)算或存儲(chǔ)的場(chǎng)效應(yīng)晶體管器件。其原理在于柵極中使用鐵電材料，利用極化方向調(diào)節(jié)溝道電勢(shì)，根據(jù)寫入時(shí)極化方向不同，將在讀出時(shí)得到不同Vt的兩組Id-Vg曲線，實(shí)現(xiàn)0或1的狀態(tài)。然而，在讀出時(shí)，柵極的鐵電層再次受到電壓刺激，容易造成鐵電極化失效、退化甚至翻轉(zhuǎn)，使得存儲(chǔ)特性逐步失效。

因此，有必要提供一種新型的半導(dǎo)體器件及制造方法以解決現(xiàn)有技術(shù)中存在的上述問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體器件及制造方法，實(shí)現(xiàn)半導(dǎo)體用作存儲(chǔ)器件時(shí)的寫入與讀出分離，提高器件可靠性。

為實(shí)現(xiàn)上述目的，本發(fā)明的所述半導(dǎo)體器件，包括鐵電層襯底、柵極、源極、漏極、淺溝槽隔離結(jié)構(gòu)和側(cè)墻，所述鐵電層襯底自下而上包括第一硅層、第一氧化層、鐵電層、第二氧化層和第二硅層，所述柵極、所述源極、所述漏極和所述淺溝槽隔離結(jié)構(gòu)設(shè)置于所述襯底上，所述側(cè)墻環(huán)繞所述柵極設(shè)置，且所述柵極自下而上包括層間介質(zhì)層、介電層、保護(hù)層和多晶硅層，其中，所述鐵電層的材料為鐵電性材料，所述介電層的材料包括二氧化鉿基高介電常數(shù)材料或二氧化鉿基材料中的一種。

本發(fā)明的有益效果在于：所述介電層的材料包括鐵電性材料、二氧化鉿基高介電常數(shù)材料或二氧化鉿基材料中的一種，可降低亞閾值擺幅，所述鐵電層的材料為鐵電性材料，能夠利用底電極寫入不同極化方向?qū)系篱_啟進(jìn)行控制，讀出時(shí)采用表面柵，降低對(duì)所述鐵電層的影響，寫入時(shí)采用底部柵，用作存儲(chǔ)器件時(shí)的寫入與讀出分離，提高了器件的可靠性。

優(yōu)選地，所述源極嵌于所述襯底內(nèi)，且與所述鐵電層相接觸。

優(yōu)選地，所述漏極嵌于所述襯底內(nèi)，且與所述鐵電層相接觸。

優(yōu)選地，所述鐵電性材料為二氧化鉿。

優(yōu)選地，所述鐵電性材料為鈣鈦礦結(jié)構(gòu)材料。

優(yōu)選地，所述淺溝槽隔離結(jié)構(gòu)嵌于所述襯底內(nèi)，且貫穿所述第二硅層、所述第二氧化層、所述鐵電層和所述第一氧化層。

優(yōu)選地，所述保護(hù)層的材料為氮化鈦。

優(yōu)選地，所述層間介質(zhì)層的厚度為0～1nm，所述介電層的厚度為0～10nm，所述保護(hù)層的厚度為1～3nm，所述多晶硅層的厚度為10～30nm。

本發(fā)明還提供了一種半導(dǎo)體器件制造方法，包括以下步驟：

S1：獲取鐵電層襯底，然后在所述鐵電層襯底上依次形成淺溝槽隔離結(jié)構(gòu)以及阱區(qū)，其中，所述鐵電層襯底自下而上包括第一硅層、第一氧化層、鐵電層、第二氧化層和第二硅層，所述鐵電層的材料為鐵電性材料；

S2：在所述阱區(qū)上生長(zhǎng)柵氧化層，然后在所述柵氧化層上依次沉積層間介質(zhì)層、介電層、保護(hù)層、多晶硅層以及硬掩膜層，以形成柵極刻蝕結(jié)構(gòu)，其中，所述介電層的材料包括二氧化鉿基高介電常數(shù)材料或二氧化鉿基材料中的一種；