[發明專利]讀寫器的驗證系統

在審

• 申請號: 202011339259.0
• 申請日: 2020-11-25
• 公開（公告）號: CN112465084A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 胡建國;許劍鋒;王金橋;王德明;林格
• 申請（專利權）人: 廣州智慧城市發展研究院
• 主分類號: G06K17/00
• 分類號: G06K17/00;H04L29/06
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 楊明月

1.一種讀寫器的驗證系統，其特征在于，包括：

微控制單元MCU，用于發送驗證命令，并根據接收到的響應數據對待測讀寫器進行驗證；

從控單元，與所述MCU連接，用于接收所述驗證命令，并對所述驗證命令進行編碼；

模擬前端單元，與所述從控單元連接，用于接收編碼后的驗證命令，將所述編碼后的驗證命令發送至所述待測讀寫器并接收所述待測讀寫器反饋的所述響應數據，以及將所述響應數據發送至所述MCU；

其中，所述模擬前端單元兼容多種通信協議以及兼容多種通信速率。

2.根據權利要求1所述的讀寫器的驗證系統，其特征在于，所述模擬前端單元，包括：匹配電路；

所述匹配電路包括：并聯連接的第一支路以及第二支路，所述第一支路與所述第二支路結構對稱；

其中，所述第一支路包括：串聯連接的第一電容支路以及第一子支路；

所述第一子支路包括：第二電容支路、第一電阻以及第一電感，所述第一電阻與所述第一電感串聯連接，所述第一電感與所述第二電容支路并聯連接；

所述第二支路包括：串聯連接的第三電容支路以及第二子支路；

所述第二子支路包括：第四電容支路、第二電阻以及第二電感，所述第二電阻與所述第二電感串聯連接，所述第二電感與所述第四電容支路并聯連接。

3.根據權利要求2所述的讀寫器的驗證系統，其特征在于，所述第一電容支路、所述第二電容支路、所述第三電容支路以及所述第四電容支路均包括：多個并聯連接的電容。

4.根據權利要求3所述的讀寫器的驗證系統，其特征在于，所述多個并聯連接的電容均為可調節電容。

5.根據權利要求1所述的讀寫器的驗證系統，其特征在于，所述模擬前端單元，還包括：電磁兼容EMC電路；

所述EMC電路包括：并聯連接的第三支路和第四支路；

其中，所述第三支路包括：串聯連接的第三電阻、第三電感以及第三電容；

所述第四支路包括：串聯連接的第四電阻、第四電感以及第四電容。

6.根據權利要求5所述的讀寫器的驗證系統，其特征在于，當滿足預設條件時，所述EMC電路將所述編碼后的驗證命令發送至所述待測讀寫器；

其中，所述預設條件為：所述第三電阻的阻值達到第一電阻值、所述第三電感的阻抗達到第一阻抗值以及所述第三電容的電容量達到第一電容量值；

所述第四電阻的阻值達到第二電阻值、所述第四電感的阻抗達到第二阻抗值以及所述第四電容的電容量達到第二電容量值。

7.根據權利要求1-6任一項所述的讀寫器的驗證系統，其特征在于，所述從控單元，包括：

SPI通信接口、UART通信接口以及IIC通信接口。

8.根據權利要求7所述的讀寫器的驗證系統，其特征在于，所述從控單元為FPGA芯片。

9.一種讀寫器的驗證方法，其特征在于，包括：

接收編碼后的驗證命令，并基于多種通信協議以及多種通信速率，將所述編碼后的驗證命令發送至待測讀寫器；

接收所述待測讀寫器反饋的響應數據；

將所述響應數據發送至微控制單元MCU，以使所述MCU根據所述響應數據，對所述待測讀寫器進行驗證。

10.根據權利要求9所述的讀寫器的驗證方法，其特征在于，所述多種通信協議包括如下任意一種：

ISO14443TYPEA通信協議、TYPEB通信協議以及ISO15693通信協議；

所述多種通信速率包括如下任意一種：

TYPEA通信速率、TYPEB通信速率以及ISO15693通信速率。