[發明專利]抵抗靜電沖擊的半導體激光器芯片及工藝

有效

• 申請號: 202011313728.1
• 申請日: 2020-11-20
• 公開（公告）號: CN112134139B
• 公開（公告）日: 2021-02-09
• 發明（設計）人: 魏思航;王任凡
• 申請（專利權）人: 武漢敏芯半導體股份有限公司
• 主分類號: H01S5/042
• 分類號: H01S5/042;H01S5/343;H01S5/22;H01S5/00;H01S5/024
• 代理公司: 湖北武漢永嘉專利代理有限公司 42102
• 代理人: 許美紅

本發明公開了一種抵抗靜電沖擊的半導體激光器芯片，該半導體激光器芯片的電極臺面區域上設有呈陣列排布的圓錐臺結構，所述圓錐臺結構的內部為N型反向層，圓錐臺四周外壁依次包覆絕緣介電質層和P面電極層，圓錐臺頂部的N型反向層外部依次覆蓋上高摻雜P型接觸層、環形P面電極層；圓錐臺結構下方的電極臺面區域自上而下依次包括下高摻雜P型接觸層、P型上包層、量子阱有源區。本發明在大量電荷注入時，靜電荷可以有多個通道進行泄露，提升了芯片本身抵抗ESD的能力。

技術領域

本發明涉及半導體激光器，尤其涉及一種抵抗靜電沖擊的半導體激光器芯片及工藝。

背景技術

半導體激光器芯片和電芯片都是靜電敏感型器件，在芯片的生產，測試，運輸，封裝和使用中都面臨著包含四種模式的靜電沖擊（Electro-Static discharge ESD）的威脅。這四種模式的ESD分別為人體放電模式、機器模式、元器件充電模式以及電場感應模式，其中人體放電模式和機器模式對半導體激光器芯片的影響最大。

以人體放電模式和脊波導型25G 1310nm DFB光通信芯片為例，當人體攜帶大量的靜電電荷接觸該激光器芯片或封裝好的TO管腳時，靜電電荷將主要加載到芯片表面電極金屬上，并由金屬導入脊波導結構半導體與金屬的接觸面，通過芯片有源區后注入下電極。靜電電荷使芯片上下電極的電壓瞬間提升至100伏以上，遠遠大于芯片正常工作時的電壓，瞬間產生的大電流通過脊條處面積狹小的有源區時非常容易產生燒熔現象使器件失效。目前脊波導型激光器芯片在ESD測試中失效模式的主要表現就是脊條位置出現穿孔，表明孔內的材料由于靜電沖擊而發生燒熔。

相對于光芯片，電芯片在抗靜電沖擊上已經進行了大量的改進，通常在電芯片設計中會考慮靜電泄放回路用于保護功能型電路。光芯片相對于電芯片尺寸較小難以在芯片上集成專門的靜電泄放回路，同時由于光芯片尺寸小，本身抗靜電沖擊的能力遠遠弱于尺寸較大的電芯片，因此光芯片面臨更嚴重的靜電沖擊威脅?，F有的光芯片抗ESD方案，主要為在封裝中增加靜電泄放電路和在生產中進行設備及人員的ESD防護，但是以上方案存在成本高，尺寸大，無法檢測和無法避免等諸多缺點。

發明內容

本發明的目的在于提供一種能有效提升芯片的抵抗ESD的能力的半導體激光器芯片。

本發明為達上述目的所采用的技術方案是：

提供一種抵抗靜電沖擊的半導體激光器芯片，該半導體激光器芯片的電極臺面區域上設有呈陣列排布的圓錐臺結構，所述圓錐臺結構的內部為N型反向層，圓錐臺四周外壁依次包覆絕緣介電質層和P面電極層，圓錐臺頂部的N型反向層外部依次覆蓋上高摻雜P型接觸層、環形P面電極層，環形P面電極層的中心為透光孔；圓錐臺結構下方的電極臺面區域自上而下依次包括下高摻雜P型接觸層、P型上包層、量子阱有源區。

接上述技術方案，所述環形P面電極層與電極臺面區域的電極連通。

接上述技術方案，圓錐臺結構在靜電沖擊時發射熒光信號，從該透光孔中透出；

接上述技術方案，所述量子阱有源區的下方區域依次為N型下包層、N型襯底、N面電極。

接上述技術方案，所述量子阱有源區為包含6層以上的AlGaInAs阱壘量子阱結構。

接上述技術方案，所述上高摻雜P型接觸層的厚度為100~300nm，摻雜濃度大于1E19cm^-3。

接上述技術方案，所述下高摻雜P型接觸層的厚度為100~300nm，摻雜濃度大于1E19 cm^-3。

接上述技術方案，所述半導體激光器芯片為邊發射或者面發射激光器芯片。

接上述技術方案，該半導體激光器芯片還包括發光區，該發光區的結構為脊波導、掩埋異質結、掩埋脊波導、布拉格反射鏡垂直發射或者二階光柵垂直發射的結構。