[發明專利]一種基于對抗式圖神經網絡結構的不可區分混淆器的設計方法

有效

• 申請號: 202011312121.1
• 申請日: 2020-11-20
• 公開（公告）號: CN112511294B
• 公開（公告）日: 2022-07-22
• 發明（設計）人: 朱率率;韓益亮
• 申請（專利權）人: 中國人民武裝警察部隊工程大學
• 主分類號: H04L9/06
• 分類號: H04L9/06;G06N3/04
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 安彥彥

1.一種基于對抗式圖神經網絡結構的不可區分混淆器的設計方法，其特征在于，包括以下步驟：

步驟1，獲取待混淆的電路拓撲圖；

步驟2，構建不可區分混淆器，并獲得其初始狀態；其中，所述初始狀態包括：初始化帶抽樣功能的圖枚舉算法GE(·)，初始化對偶的兩個圖神經網絡演化網絡G₀、G₁，初始化電路判別器D，初始化圖神經網絡的電路差分演化算法DE(·)；選擇安全參數；

步驟3，調用帶抽樣功能的圖枚舉算法GE(·)，獲得樣本集合S；

步驟4，從樣本集合S中隨機選取兩個樣本C₀、C₁；調用基于圖神經網絡的電路差分演化算法DE(·)，獲得演化結果；其中，所述演化結果為圖神經網絡演化網絡G₀和G₁的狀態；

步驟5，使用電路判別器D對步驟4獲得的演化結果進行判別，獲得判別結果Adv；根據判別結果獲得步驟2構建的不可區分混淆器的最終狀態，完成不可區分混淆器的設計；

其中，步驟2具體包括以下步驟：

2.1)設置全局參數，包括：選擇最大電路規模n、安全參數λ、優勢門限η、輸入電路C、子電路階數q、枚舉規模N；

2.2)初始化帶抽樣功能的圖枚舉算法GE(·)，包括：讀取待混淆的輸入電路C；按照廣度優先的遍歷方法將輸入電路C按照階數q分別轉換為子電路的集合{c₀,c₁,···,c_u}；其中u＝N/q；構造對偶的兩個圖神經網絡演化網絡G₀、G₁，各包含n個節點，并建立兩個空的列表L₀、L₁用于存放子電路；構造電路判別器D，包含隨機生成一個寬度為n，深度為n/q的全連接的圖卷積神經網絡分類器；步驟2.1)中，λ≤2^-n/2，2≤q≤5，N≤2^n/2q；

步驟3具體包括以下步驟：接收輸入電路C的子電路集合{c₀,c₁,···,c_u}；根據每個子電路階數q的值，從c₀開始，逐一枚舉真值表相同的等效子電路并替換c₀，直到所有子電路替換完畢，產生滿足保持電路功能的潛在混淆電路并添加到S中；步驟3中采用的枚舉方法步驟包括：按照電路的階數q，統計不同類型門電路的數量，計算門電路類型的分布函數；依照分布函數隨機選取{c₀,c₁,···,c_u}中的子電路，然后逐一枚舉真值表相同的等效子電路產生滿足保持電路功能的潛在混淆電路并添加到S中；

步驟4具體包括以下步驟：

4.1)從S中隨機選取C₀和C₁作為備選的初始混淆電路；

4.2)將C₀和C₁按照階數分別劃分為兩個子電路的列表L₀＝{c₀₀,c₀₁,…c_0i,…,c_0u}和L₁＝{c₁₀,c₁₁,…c_1i,…,c_1u}；其中，c_0i,c_1i表示第i個位置的子電路；

4.3)G₀和G₁是按照子電路的階數q逐層對輸入的節點類型和連接關系，進行局部判別優勢的最大化差分演化，包括：對于i,j∈{0,1,···,|C|},以子電路為單位輸入演化算子其中，SW(·)為G₀和G₁中等效電路所代表的節點替換操作，Pr＝{[c_0i(0)-c_0j(0)]+[c_0i(1)-c_0j(1)]}/(2q)，在每一次G₀和G₁的演化中，L₀,L₁重新隨機劃分；

G₀和G₁的演化過程使用判定器D的優勢Adv作為圖神經網絡全局的半監督變量，使用G₀(x)＝G₁(x)作為演化的中斷性監督；其中，x為隨機選自子電路真值表的合法輸入；在Adv監督下對G₀和G₁進行演化算子的迭代，并將每一代的結果送入電路判別器D，直到D達到滿足判定優勢Adv≤negl(λ)；

步驟5具體包括以下步驟：

5.1)電路判別器D由二分類的寬度為n，深度為n/q的全連接圖卷積神經網絡構造，每一層的輸出特征用如下算子表示：

其中，w為特征權重，T_j為第j個節點的門類型，l為當前特征計算所在的層數，電路判別器D的輸入電路標簽b∈{0,1}；

5.2)訓練的樣本為矩陣化的{G₀,C}和{G₁,C}，使用二元交叉熵(BCE)損失函數進行監督訓練；

5.3)在不可區分混淆器AGiO啟動時，判別器延后于G₀和G₁啟動，并以0.5的概率隨機讀取G₀和G₁的圖演化結構，并輸出判定結果計算判別器累積的判別準確度為其中，用于代表判定G₀和G₁輸出的優勢，將其反饋到G₀和G₁。

2.根據權利要求1所述的一種基于對抗式圖神經網絡結構的不可區分混淆器的設計方法，其特征在于，步驟1中，以隨機生成的方式獲得待混淆的電路拓撲圖。