[發明專利]半導體結構的制造方法及半導體結構

在審

• 申請號: 202011305915.5
• 申請日: 2020-11-19
• 公開（公告）號: CN114520195A
• 公開（公告）日: 2022-05-20
• 發明（設計）人: 劉志拯
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

本發明實施例提供一種半導體結構的制造方法及半導體結構，制造方法包括：提供基底，在所述基底上形成依次層疊的第一隔離層、第一穩定層、第二隔離層及第二穩定層；形成貫穿所述第一隔離層、所述第一穩定層、所述第二隔離層及所述第二穩定層的通孔，在所述通孔的側壁及底部形成下電極；去除部分厚度的所述第二穩定層，露出部分所述下電極；在露出的所述下電極側壁形成掩膜層，且相鄰所述下電極側壁的所述掩膜層相抵接；以所述掩膜層為掩膜，刻蝕所述第二穩定層，形成第一開口。本發明實施例能夠簡化生產工藝，提高電容的質量。

技術領域

本發明實施例涉及半導體領域，特別涉及一種半導體結構的制造方法及半導體結構。

背景技術

半導體結構中的存儲器是用來存儲程序和各種數據信息的記憶部件，隨機存儲器分為靜態隨機存儲器和動態隨機存儲器。動態隨機存儲器通常包括電容以及與電容連接的晶體管，電容用來存儲代表存儲信息的電荷，晶體管是控制電容器的電荷流入和釋放的開關。

隨著存儲器工藝節點的不斷縮小，電容的制造工藝越來越復雜，其質量也有待提高。

發明內容

本發明實施例解決的技術問題為提供一種半導體結構的制造方法及半導體結構，以簡化電容的制造工藝，提高電容的質量。

為解決上述問題，本發明實施例提供一種半導體結構的制造方法，包括：一種半導體結構的制造方法，其特征在于，包括：提供基底，在所述基底上形成依次層疊的第一隔離層、第一穩定層、第二隔離層及第二穩定層；形成貫穿所述第一隔離層、所述第一穩定層、所述第二隔離層及所述第二穩定層的通孔，在所述通孔的側壁及底部形成下電極；去除部分厚度的所述第二穩定層，露出部分所述下電極；在露出的所述下電極側壁形成掩膜層，且相鄰所述下電極側壁的所述掩膜層相抵接；以所述掩膜層為掩膜，刻蝕所述第二穩定層，形成第一開口。

另外，去除部分厚度的所述第二穩定層后，還包括步驟：形成填充滿所述通孔的填充層；所述填充層為單層結構；且所述填充層與所述掩膜層在同一工藝步驟中形成。

另外，形成所述填充層及所述掩膜層的步驟包括：在所述通孔內、露出的所述下電極的側壁及所述第二穩定層的表面形成初始填充層；去除位于所述第二穩定層表面的部分所述初始填充層，形成位于所述通孔內的所述填充層，以及位于所述下電極側壁的所述掩膜層。

另外，去除部分厚度的所述第二穩定層后，還包括步驟：形成填充滿所述通孔的填充層；所述填充層為雙層結構，包括第一介質層和第一上電極，所述第一介質層覆蓋所述下電極內壁及底部，所述第一上電極覆蓋所述第一介質層的表面；且所述填充層與所述掩膜層在同一工藝步驟中形成。

另外，形成所述填充層及所述掩膜層的步驟包括：在所述下電極的側壁、內壁及底部，以及所述第二穩定層表面形成初始第一介質層，去除位于所述第二穩定層表面的所述初始第一介質層；在所述初始第一介質層表面形成初始第一上電極；去除部分所述初始第一上電極，形成位于所述通孔內的第一上電極以及位于所述下電極側壁的第一掩膜層，所述第一上電極的頂面與所述第一掩膜層的頂面及所述初始第一介質層的頂面齊平；去除部分所述初始第一介質層，形成位于所述第一上電極與所述下電極之間的第一介質層，以及緊貼所述下電極側壁的第二掩膜層；所述第一介質層的頂面與所述第二掩膜層的頂面、所述下電極的頂面齊平，且低于所述第一掩膜層的頂面及所述第一上電極的頂面；所述第一掩膜層及所述第二掩膜層構成所述掩膜層，所述第一上電極及所述第一介質層構成所述填充層。

另外，形成所述第一開口后，還包括步驟：去除所述第二隔離層；去除所述第二隔離層后，以所述掩膜層為掩膜刻蝕所述第一穩定層，形成第二開口；形成所述第二開口后，去除所述第一隔離層。

另外，去除所述第一隔離層后，在所述下電極的側壁及及所述填充層的頂部形成第二介質層，形成所述第二介質層后，在所述第二介質層的表面形成第二上電極。