[發明專利]基于柵極外懸量調制的物理不可克隆函數電路結構

有效

• 申請號: 202011301574.4
• 申請日: 2020-11-19
• 公開（公告）號: CN112511308B
• 公開（公告）日: 2022-12-16
• 發明（設計）人: 趙曉錦;許婷婷;彭喬舟
• 申請（專利權）人: 深圳大學
• 主分類號: H04L9/32
• 分類號: H04L9/32
• 代理公司: 深圳市精英專利事務所 44242
• 代理人: 涂年影

本發明公開了基于柵極外懸量調制的物理不可克隆函數電路結構，所述基于柵極外懸量調制的物理不可克隆函數電路結構，包括行譯碼器、列譯碼器、多路選擇器、數字緩沖器及基本單元陣列，基本單元由柵極外懸量調制晶體管構建得到。本發明基于集成電路設計技術，屬于集成電路硬件安全技術領域。上述基于柵極外懸量調制的物理不可克隆函數電路結構，通過半導體加工工藝的偏差來獲得柵極外懸量調制晶體管寄生電阻阻值的一個分布，并利用該阻值分布作為構建物理不可克隆函數的熵源。該PUF電路結構對工作溫度及電源電壓變化具有廣泛的適應性，且具有誤碼率低的特點，在工作溫度及電源電壓大范圍變化的情況下具有極高的可靠性。

技術領域

本發明涉及集成電路硬件安全技術領域，尤其涉及一種基于柵極外懸量調制的物理不可克隆函數電路結構。

背景技術

物理不可克隆函數(Physical Unclonable Function，PUF)指的是對一個物理實體輸入一個激勵，利用其內在物理構造不可避免的隨機差異，輸出一個不可預測的隨機響應的函數。不同于傳統使用非易失性存儲器來存儲密碼的加解密算法，PUF是利用硅芯片上集成電路的物理參數在半導體加工過程中存在的先天失配來為每一個芯片產生一組獨特，隨機且唯一的響應，使其能夠更有效地抵抗各種不同的攻擊。基于物理不可克隆函數(PUF)原理所設計得到的集成電路即為物理不可克隆函數電路結構(PUF電路結構)。此外，帶電可擦可編程只讀存儲器(Electrically Erasable Programmable Read Only Memory，EEPROMs)需要額外的掩模層，因此這種非易失性存儲器的加工成本更高。在一些計算能力較弱、存儲資源較小的設備中，PUF電路結構的輕量性更符合現代物聯網技術的發展要求。

近二十年來，研究者們提出過很多結構新穎的PUF電路設計，例如靜態隨機存儲器(SRAM)PUF，環形振蕩器PUF，電流鏡PUF、交叉耦合比較器PUF、共源共柵電流鏡PUF等。上述這些PUF設計方案中的熵源(Entropy Source)大部分都是來自于晶體管之間寬長比的失配或者是晶體管閾值電壓的失配，甚至是數據傳輸過程中延遲時間的失配。然而，隨著半導體加工工藝的不斷改進，晶體管間的失配會逐漸變小，結果導致：當工作溫度或電源電壓出現較大波動時，PUF電路的特性會發生較大改變，導致PUF電路輸出響應的誤碼率升高，嚴重影響了PUF電路工作的可靠性。

發明內容

本發明實施例提供了一種基于柵極外懸量調制的物理不可克隆函數電路結構，旨在解決現有技術方法中存在的PUF可靠性較低的問題。

本發明實施例提供了一種基于柵極外懸量調制的物理不可克隆函數電路結構，其中，包括行譯碼器、列譯碼器、多路選擇器、數字緩沖器及基本單元陣列；所述基本單元陣列用于產生二進制的輸出信號，所述基本單元陣列由N個基本單元列所組成，每一所述基本單元列均由一個比較單元與M個基于柵極外懸量調制晶體管構建得到的基本單元所組成，每一所述基本單元列包含的所有基本單元并聯后與所述基本單元列對應的一個所述比較單元串聯連接，其中，M及N均為大于1的整數；所述列譯碼器通過所述多路選擇器與每一所述基本單元列的比較單元進行連接，用于從多個所述基本單元列中選擇一個所述基本單元列的二進制的輸出信號傳輸至所述數字緩沖器；所述行譯碼器與每一所述基本單元列進行連接，用于輸出選通信號至每一所述基本單元列，以從每一所述基本單元列中選擇一個基本單元與其所屬基本單元列的所述比較單元進行連接；所述數字緩沖器與所述多路選擇器進行連接，所述數字緩沖器作為輸出端用于輸出所選擇的一個所述基本單元列的二進制的輸出信號。