[發(fā)明專利]埋阻金屬箔、印制板以及埋阻金屬箔的制備方法

在審

• 申請?zhí)枺?/td>: 202011300986.6
• 申請日: 2020-11-19
• 公開（公告）號: CN113411962A
• 公開（公告）日: 2021-09-17
• 發(fā)明（設(shè)計）人: 蘇陟;高強(qiáng)
• 申請（專利權(quán)）人: 廣州方邦電子股份有限公司
• 主分類號: H05K1/16
• 分類號: H05K1/16;C23C28/02
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 麥小嬋;郝傳鑫

本發(fā)明涉及印制板技術(shù)領(lǐng)域，公開了一種埋阻金屬箔、印制板以及埋阻金屬箔的制備方法，通過在電阻層的一面上設(shè)置多個間隔分布的金屬顆粒，并在電阻層的設(shè)有金屬顆粒的那一面上設(shè)置導(dǎo)電層，以使得導(dǎo)電層覆蓋在電阻層和金屬顆粒上，避免了現(xiàn)有技術(shù)中由于表面粗糙度不均勻的銅箔直接與電阻層接觸而導(dǎo)致電阻層不均勻，造成電阻層各個區(qū)域阻值不同的問題，以降低電阻層的各個區(qū)域中單位面積的電阻值的差異，進(jìn)而便于設(shè)計高精度的隱埋電阻。

技術(shù)領(lǐng)域

本發(fā)明涉及印制板技術(shù)領(lǐng)域，特別是涉及一種埋阻金屬箔、印制板以及埋阻金屬箔的制備方法。

背景技術(shù)

隨著電子產(chǎn)品小型化的發(fā)展趨勢，對電子產(chǎn)品的封裝密度和體積提出了更高的要求，而將電阻等無源器件隱埋到印制板中是一種減小電子產(chǎn)品尺寸的有效手段。

如圖1所示，其是現(xiàn)有的帶隱埋電阻的印制板的局部結(jié)構(gòu)示意圖，在現(xiàn)有的帶隱埋電阻的印制板中，銅箔層10覆蓋在電阻層20上，并且銅箔層10與電阻層20緊密貼合，其中，銅箔層10用于制作電路圖形。為了保證銅箔層10與電阻層20之間緊密連接，通常將銅箔層10與電阻層20相連接的那一面設(shè)置為具有一定的粗糙度，但該銅箔層10的粗糙度在微觀條件下是不均勻的，從而導(dǎo)致電阻層20靠近銅箔層10的表面粗糙度不均勻，電阻層20的阻值具有不均勻性，嚴(yán)重影響了隱埋電阻設(shè)計精度。

發(fā)明內(nèi)容

本發(fā)明實施例的目的是提供一種埋阻金屬箔、印制板以及埋阻金屬箔的制備方法，其能夠降低電阻層的各個區(qū)域中單位面積的電阻值的差異，進(jìn)而便于設(shè)計高精度的隱埋電阻。

為了解決上述技術(shù)問題，本發(fā)明實施例提供一種埋阻金屬箔，包括電阻層、導(dǎo)電層以及多個金屬顆粒；所述導(dǎo)電層與所述電阻層層疊設(shè)置；

多個所述金屬顆粒間隔分布在所述電阻層的一面上，且多個所述金屬顆粒被所述導(dǎo)電層覆蓋，或者多個所述金屬顆粒間隔分布在所述導(dǎo)電層的一面上，且多個所述金屬顆粒被所述電阻層覆蓋。

作為優(yōu)選方案，多個所述金屬顆粒均勻分布在所述電阻層或所述導(dǎo)電層上。

作為優(yōu)選方案，所述金屬顆粒與導(dǎo)電層的材料不同。

作為優(yōu)選方案，所述金屬顆粒的厚度為0.5微米～20微米。

作為優(yōu)選方案，所述導(dǎo)電層的厚度為2微米至20微米。

作為優(yōu)選方案，所述導(dǎo)電層包括鋁、銀、銅、金中的任意一種或多種。

作為優(yōu)選方案，所述導(dǎo)電層的導(dǎo)電率為所述電阻層的2-1000倍。

作為優(yōu)選方案，所述電阻層包括鎳、鉻、鉑、鈀、鈦中的任意一種金屬，或者包括鎳、鉻、鉑、鈀、鈦、硅中至少兩種組合的合金。

作為優(yōu)選方案，所述埋阻金屬箔還包括載體介質(zhì)，所述載體介質(zhì)設(shè)于所述電阻層遠(yuǎn)離所述導(dǎo)電層的一面上。

為了解決相同的技術(shù)問題，本發(fā)明實施例還提供一種印制板，所述印制板包括所述的埋阻金屬箔。

為了解決相同的技術(shù)問題，本發(fā)明實施例還提供一種埋阻金屬箔的制備方法，包括：

形成電阻層；

在所述電阻層的一面或者導(dǎo)電層的一面上形成多個間隔分布的金屬顆粒；

在所述電阻層形成金屬顆粒的一面上形成導(dǎo)電層，或者將電阻層與形成有金屬顆粒的導(dǎo)電層對貼；

其中，所述導(dǎo)電層與所述金屬顆粒的材料不同。

作為優(yōu)選方案，所述形成電阻層，具體包括：

提供一載體介質(zhì)；

在所述載體介質(zhì)上形成電阻層。

作為優(yōu)選方案，所述在所述電阻層的一面上形成多個間隔分布的金屬顆粒，具體包括：