[發明專利]基準電流源電路

有效

• 申請號: 202011282561.7
• 申請日: 2020-11-17
• 公開（公告）號: CN112230704B
• 公開（公告）日: 2022-01-04
• 發明（設計）人: 李兆桂;陳濤;謝飛
• 申請（專利權）人: 普冉半導體（上海）股份有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 王江富

1.一種基準電流源電路，其特征在于，其包括第零NMOS管(NM0)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三PMOS管(PM3)、第四PMOS管(PM4)、第五PMOS管(PM5)、第六PMOS管(PM6)、第一三極管(Q1)、第二三極管(Q2)、第零電阻(R0)、第一電阻(R1)、第二電阻(R2)、第三電阻(R3)及運算放大器(OP)；

第三PMOS管(PM3)、第四PMOS管(PM4)的源漏中的第一端接工作電壓(VDD)；

第三PMOS管(PM3)的源漏中的第二端經第一電阻(R1)串接到第一三極管(Q1)的發射極；

第一三極管(Q1)的集電極及基極接地(GND)；

第四PMOS管(PM4)的源漏中的第二端接第一NMOS管(NM1)的柵極及其源漏中的第一端；

第一NMOS管(NM1)的源漏中的第二端依次經第二電阻(R2)、第零電阻(R0)串接到第二三極管(Q2)的發射極；

第二三極管(Q2)的集電極及基極接地(GND)；

所述運算放大器(OP)，其輸入正接第二電阻(R2)同第零電阻(R0)的串接點，其輸入負接第一三極管(Q1)的發射極，其輸出接第三PMOS管(PM3)的柵極、第四PMOS管(PM4)的柵極及第零NMOS管(NM0)的源漏中的第一端；

第零NMOS管(NM0)的源漏中的第二端接地(GND)；

第零NMOS管(NM0)的柵極用于外接啟動復位信號(Ponrst)；

所述第二NMOS管(NM2)，其柵極接第一NMOS管(NM1)的柵極，其源漏中的第一端接第五PMOS管(PM5)的源漏中的第二端、第五PMOS管(PM5)的柵極及第六PMOS管(PM6)的柵極，其源漏中的第二端經第三電阻(R3)串接到地(GND)；

第五PMOS管(PM5)的源漏中的第一端及第六PMOS管(PM6)的源漏中的第一端接工作電壓(VDD)；

第六PMOS管(PM6)的源漏中的第二端用于輸出基準電流(Iref)。

2.根據權利要求1所述的基準電流源電路，其特征在于，

第一NMOS管(NM1)、第二NMOS管(NM2)均為耗盡型NMOS管。

3.根據權利要求1所述的基準電流源電路，其特征在于，

第三PMOS管(PM3)、第四PMOS管(PM4)等比例鏡像。

4.根據權利要求1所述的基準電流源電路，其特征在于，

第一電阻(R1)、第二電阻(R2)相等。

5.根據權利要求1或2所述的基準電流源電路，其特征在于，

基準電流源電路還包括第三NMOS管(NM3)；

所述第二NMOS管(NM2)，其柵極接第一NMOS管(NM1)的柵極，其源漏中的第一端接第五PMOS管(PM5)的源漏中的第二端及第三NMOS管(NM3)的柵極，其源漏中的第二端經第三電阻(R3)串接到地(GND)；

所述第三NMOS管(NM3)，其源漏中的第一端接工作電壓(VDD)，其源漏中的第二端接第五PMOS管(PM5)的柵極及第六PMOS管(PM6)的柵極，其源漏中的第二端同地(GND)之間并且串接有一偏置電流源(Ibias)；

第五PMOS管(PM5)的源漏中的第一端及第六PMOS管(PM6)的源漏中的第一端接工作電壓(VDD)；

第六PMOS管(PM6)的源漏中的第二端用于輸出基準電流(Iref)。