[發(fā)明專利]一種低串擾的硅通孔結(jié)構(gòu)及其制作方法在審
| 申請?zhí)枺?/td> | 202011277303.X | 申請日: | 2020-11-16 |
| 公開(公告)號: | CN112397444A | 公開(公告)日: | 2021-02-23 |
| 發(fā)明(設計)人: | 董剛;張超;孟令東;朱樟明;楊銀堂 | 申請(專利權(quán))人: | 西安電子科技大學 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 陜西電子工業(yè)專利中心 61205 | 代理人: | 王品華;陳媛 |
| 地址: | 710071*** | 國省代碼: | 陜西;61 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 低串擾 硅通孔 結(jié)構(gòu) 及其 制作方法 | ||
本發(fā)明公開了一種低串擾的硅通孔結(jié)構(gòu)及制作方法,主要解決現(xiàn)有硅通孔近、遠端串擾大的問題。其從外向內(nèi)依次包括硅襯底(1)、外二氧化硅絕緣層(2),金屬外芯(3),苯并環(huán)丁烯(4),金屬內(nèi)芯(5)和硅芯(7),其中,金屬內(nèi)芯與硅芯之間增設有內(nèi)二氧化硅絕緣層(6),該金屬內(nèi)芯(5)與金屬外芯(3)的厚度相同,且金屬內(nèi)芯和金屬外芯的高度均與硅襯底的厚度相同,該內(nèi)二氧化硅絕緣層(6)與外二氧化硅絕緣層(2)的厚度相同,且內(nèi)、外二氧化硅絕緣層的高度均與硅襯底的厚度相等。本發(fā)明降低了硅通孔之間的串擾,提高了信號的完整性,并兼容現(xiàn)有半導體工藝,易于設計實現(xiàn),可用于在微電子領域中互連線上高頻信號的傳輸。
技術(shù)領域
本發(fā)明屬于微電子技術(shù)領域,特別涉及一種低串擾的硅通孔結(jié)構(gòu)及其制作方法,適用于集成電路中高頻信號的傳輸。
背景技術(shù)
近幾十年,集成電路一直遵循著摩爾定律高速發(fā)展,即芯片的集成度每18個月翻一番。隨著晶體管的密度增加,開發(fā)難度以及相應生產(chǎn)工藝的成本突然增加,這一縮小的趨勢受到了嚴峻的挑戰(zhàn)。一方面,縮小晶體管尺寸的能力受到了物理極限的限制,另一方面,隨著特征尺寸的不斷減小,金屬互連的延遲,功耗和寄生效應在不斷增加,由此引發(fā)了諸多的可靠性問題:如連線的時延導致的時序延遲,由互連的耦合電容、耦合電感、以及漏電流引起的串擾,由連線電容、漏電流,以及短路造成的功耗大這些問題,影響了二維集成電路的發(fā)展。為了克服這些問題,三維集成提供了新思路,特別是硅通孔技術(shù)。它是通過在芯片和芯片之間、晶圓和晶圓之間制作垂直導通,以完成芯片疊層之間互連的新技術(shù)。由于硅通孔是將集成電路垂直堆疊,能夠為信號提供最短的傳輸路徑,從而減小了信號傳輸過程中的寄生損失和時間延遲,改善芯片速度和降低功耗,提高高速信號的傳輸能力。
目前,國內(nèi)外針對抑制互連線間串擾提出的硅通孔結(jié)構(gòu)有:銅基同軸型硅通孔結(jié)構(gòu),硅芯硅通孔結(jié)構(gòu)等等,銅基同軸型硅通孔結(jié)構(gòu)在高縱深比情況下容易出現(xiàn)空洞現(xiàn)象,而硅芯硅通孔結(jié)構(gòu)雖然克服了空洞現(xiàn)象的產(chǎn)生,但硅芯與內(nèi)銅環(huán)直接接觸容易引起泄露電流,增加串擾的產(chǎn)生,特別是高頻信號傳輸時串擾會越明顯,嚴重影響著信號的完整性。
發(fā)明內(nèi)容
本發(fā)明針對現(xiàn)有技術(shù)中的不足,提出了一種低串擾的硅通孔結(jié)構(gòu)實現(xiàn)方法,可以有效的減小互連線之間的串擾,提高信號的完整性。
為了實現(xiàn)上述目的,本發(fā)明技術(shù)方案包括以下步驟:
1.一種低串擾的硅通孔結(jié)構(gòu),從外向內(nèi)依次包括硅襯底、外二氧化硅絕緣層,金屬外芯,苯并環(huán)丁烯,金屬內(nèi)芯和硅芯,其特征在于,金屬內(nèi)芯與硅芯之間增設有內(nèi)二氧化硅絕緣層,用以隔離金屬半導體接觸,減少漏電流影響。
進一步,其特征在于,金屬內(nèi)芯與金屬外芯的厚度相同,且金屬內(nèi)芯和金屬外芯的高度均與硅襯底的厚度相同。
進一步,其特征在于,內(nèi)二氧化硅層與外二氧化硅層的厚度相同,且內(nèi)二氧化硅絕緣層和外二氧化硅絕緣層的高度均與硅襯底的厚度相同。
2.一種低串擾的硅通孔結(jié)構(gòu)的制作方法,其特征在于,包括如下:
1)在硅襯底上通過離子反應刻蝕的方法刻蝕出環(huán)形的硅盲孔,且在盲孔的中心保留一段高度小于硅襯底厚度的硅材料作為硅芯;
2)采用化學氣相沉積的方法分別在硅盲孔的內(nèi)表面和外表面沉積二氧化硅,形成內(nèi)二氧化硅絕緣層和外二氧化硅絕緣層;
3)采用電鍍的方法在內(nèi)二氧化硅絕緣層外表面和外二氧化硅絕緣層內(nèi)表面電鍍金屬,形成金屬內(nèi)芯和金屬外芯;
4)采用真空輔助旋涂技術(shù)在硅盲孔的金屬內(nèi)芯和金屬外芯之間的環(huán)形間隙內(nèi)填充苯并環(huán)丁烯材料,并對填充后的硅襯底進行400℃退火處理;
5)對退火后的硅襯底和硅盲孔的上表面進行化學機械拋光,使得硅襯底上表面與硅盲孔的上表面齊平;
6)對硅襯底的下部進行減薄,直至露出硅盲孔;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于西安電子科技大學,未經(jīng)西安電子科技大學許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011277303.X/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)





