[發明專利]一種半導體芯片的制造方法和半導體芯片

有效

• 申請號: 202011268744.3
• 申請日: 2020-11-13
• 公開（公告）號: CN112382571B
• 公開（公告）日: 2022-03-15
• 發明（設計）人: 楊勇
• 申請（專利權）人: 深圳市匯德科技有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L23/48;H01L27/02;H01L29/786
• 代理公司: 深圳市中融創智專利代理事務所(普通合伙) 44589
• 代理人: 葉垚平;李立

本申請具體公開了一種半導體芯片的制造方法和半導體芯片，該方法包括在第一導電類型的襯底表面生長外延層；在外延層之中形成溝槽，在溝槽表面生長氧化層；淀積多晶硅；去除第一設定區域和第二設定區域的溝槽之外的多晶硅；在第一設定區域和第二設定區域形成第二導電類型的擴散區；在第二設定區域形成第一導電類型的摻雜區；淀積介質層，在第二設定區域和第三設定區域形成接觸孔；其中第一設定區域為MOSFET芯片的保護環，其包括多個間隔設置的封閉環；第二設定區域為MOSFET芯片的元胞區，其設置在MOSFET芯片的中部位置處；第三設定區域為MOSFET芯片的柵極引出結構，第一設定區域設置在第二設定區域和第三設定區域外部。

技術領域

本申請涉及半導體器件制造技術領域，尤其涉及一種半導體芯片的制造方法和半導體芯片。

背景技術

MOSFET芯片是一種分立器件，屬于半導體功率器件范疇，與集成電路同屬于半導體芯片領域。按照物理結構，可將MOSFET芯片分類為平面MOSFET和溝槽MOSFET兩個大類，其中溝槽MOSFET的電流密度更高，在中低壓MOSFET中占主導地位，溝槽MOSFET的多晶硅柵位于溝槽之中；按照導電類型，可將MOSFET芯片分類為N型MOSFET和P型MOSFET。

MOSFET最關鍵指標參數包括擊穿電壓（特指漏源擊穿電壓）和導通電阻，通常情況下，擊穿電壓越大越好，導通電阻越小越好，擊穿電壓與單位面積的導通電阻是一對互為矛盾的參數。為實現其標稱的擊穿電壓，MOSFET芯片內部結構中都采用特定電阻率和特定厚度的外延層來承壓。

MOSFET芯片都包含源極、柵極和漏極共3個端口，通常源極和柵極在芯片的正面，漏極在芯片的背面，MOSFET芯片的正面結構包括元胞區、保護環和柵極引出結構等，其中元胞區由若干個相同結構的元胞按規律排列而成，保護環包括場限環和截止環，柵極引出結構的作用在于將所有元胞的多晶硅柵連接至柵極壓焊塊。

在現有技術中，溝槽半導體芯片的制造方法為，在襯底表面生長外延層，然后在外延層之中形成溝槽，然后在溝槽表面生長柵氧化層，然后淀積多晶硅并去除溝槽之外的多晶硅（保留溝槽內的多晶硅即作為MOSFET的柵），然后采用離子注入、退火的工藝方法形成體區，然后形成源區、接觸孔和金屬電極。

現有技術的缺點：

如圖1所示，為現有技術制造方法對應的MOSFET芯片平面結構示意圖，其中aa線所示位置的中心為元胞區，外圍為保護環；bb線所示位置的中心為柵極引出結構，外圍為保護環。其中，柵極引出結構的溝槽設計寬度比較大，比元胞區的溝槽設計寬度更大;在采用干法刻蝕形成溝槽的工藝制程中，由于刻蝕工藝固有的負載效應屬性，柵極引出結構的溝槽刻蝕深度大于元胞區的溝槽刻蝕深度，導致柵極引出結構的溝槽底部電場集中，拉低了MOSFET的擊穿電壓。

另一方面，現有技術中采用環形溝槽將體區分割成若干個場限環，因為溝槽的深度始終大于體區的深度，在采用離子注入、退火工藝形成體區的制程中其摻雜物不能橫向熱擴散，導致電場集中，拉低了MOSFET的擊穿電壓。

發明內容

本申請提供了一種半導體芯片的制造方法和半導體芯片，以解決上述問題。

第一方面，本申請提供了一種半導體芯片的制造方法，所述方法包括：在第一導電類型的襯底表面生長外延層；在外延層之中形成寬度一致的溝槽，在溝槽和外延層的表面生長氧化層；淀積多晶硅；去除第二設定區域的溝槽之外的多晶硅，并去除第一設定區域的部分多晶硅，以在第一設定區域形成多個間隔設置的多晶硅，保留第三設定區域的溝槽內外的多晶硅；在第一設定區域和第二設定區域形成第二導電類型的擴散區；在第二設定區域形成第一導電類型的摻雜區；淀積介質層，在第二設定區域和第三設定區域形成接觸孔；形成金屬電極和鈍化保護層；