[發明專利]一種基于鍵合線連接的超薄封裝件及其制作工藝

在審

• 申請號: 202011244476.1
• 申請日: 2020-11-10
• 公開（公告）號: CN112349673A
• 公開（公告）日: 2021-02-09
• 發明（設計）人: 肖國慶
• 申請（專利權）人: 江西芯世達微電子有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/31;H01L21/48;H01L21/50;H01L21/56;H01L21/60;H01L21/603
• 代理公司: 南昌金軒知識產權代理有限公司 36129
• 代理人: 孫文偉

本發明提供了一種基于鍵合線連接的超薄封裝件及其制作工藝，封裝件包括：引線框架、芯片、塑封體、鍍銀層、鍍NiPdAu層、銅倒角連接層和鍵合線；鍍銀層為相互獨立的鍍銀層段，部分鍍銀層上具有芯片；芯片和未設置芯片的部分鍍銀層通過鍵合線連接；塑封體包圍了芯片、鍍銀層、鍍NiPdAu層、銅倒角連接層和鍵合線；芯片、鍍銀層、鍍NiPdAu層、銅倒角連接層和鍵合線構成了電路的電源和信號通道。在圖形鍍銀層和框架基板之間增加一層銅倒角互連層，塑封之后形成有效的防拖拉結構，極大地降低了框架在腐蝕變薄后，在模具內滑動的風險，同時降低了塑封料壓力，增加了塑封料與金屬框架的接合面積，封裝可靠性大幅提升。

技術領域

本發明屬于集成電路封裝技術領域，具體涉及一種基于鍵合線連接的超薄封裝件及其制作工藝。

背景技術

集成電路扁平無引腳封裝(QFN/DFN)，在近幾年隨著通訊設備(如基站、交換機)、智能手機、便攜式設備(如平板電腦)、可穿戴設備(如智能手表、智能眼鏡、智能手環等)的普及而迅速發展，特別適用于有高頻、高帶寬、低噪聲、高導熱、小體積、高速度等電性需求的大規模集成電路的封裝。集成電路扁平無引腳封裝(QFN/DFN)有效地利用了引線腳的封裝空間，從而大幅度地提高了封裝效率。該封裝由于引線短小、塑封體尺寸小、封裝體薄，可以使CPU體積縮小30％-50％。所以它能提供卓越的電性能，同時還提供了出色的散熱性能。

傳統的集成電路扁平無引腳封裝封裝(QFN/DFN)主要存在以下不足：框架載體的QFN/DFN封裝產品需要根據芯片尺寸及電路連通需求設計框架圖形，再用腐蝕等方法將框架加工成設計好的圖形，設計及制作周期長，成本比較高。并且目前的QFN/DFN封裝系列封裝件在凸點的排布以及I/O的密集程度上也由于框架設計及框架制造工藝而有所限制。同時，由于框架在腐蝕變薄后，在模具內有滑動的風險，封裝可靠性得不到保障。還有就是傳統的QFN/DFN產品厚度仍然比較大，無法滿足當前的便攜式設備對小體積、高密度封裝的需求。

發明內容

為了克服上述現有技術存在的問題，本發明提供了一種基于鍵合線連接的免貼膜、免電鍍的超薄封裝件及其制作工藝。本發明通過電鍍銀之后在植有的金屬凸點上直接壓焊，也可通過電鍍銀后直接打線的方法實現與外部電路的連通；引線框架圖形的設計在框架制作時期就可以完成，縮短了制作周期，更好地實現芯片與載體的互聯，使I/O更加密集，成本更低；同時，在圖形鍍銀層和框架基板之間增加一層銅倒角互連層，塑封之后形成有效的防拖拉結構，極大地降低了框架在腐蝕變薄后，在模具內滑動的風險，同時降低了塑封料壓力，增加了塑封料與金屬框架的接合面積，封裝可靠性大幅提升。

為達此目的，本發明采用以下技術方案：

一種基于鍵合線連接的超薄封裝件，所述封裝件包括：

引線框架、芯片、塑封體、鍍銀層、鍍NiPdAu層、銅倒角連接層和鍵合線；

所述鍍銀層為相互獨立的鍍銀層段，部分所述鍍銀層上具有所述芯片；

所述芯片和未設置所述芯片的部分所述鍍銀層通過所述鍵合線連接；

所述塑封體包圍了所述芯片、所述鍍銀層、所述鍍NiPdAu層、所述銅倒角連接層和所述鍵合線；

所述芯片、所述所述鍍銀層、所述鍍NiPdAu層、所述銅倒角連接層和所述鍵合線構成了電路的電源和信號通道。

本實施例中，所述封裝件還包括：

金屬凸點，部分所述鍍銀層上具有所述金屬凸點，所述芯片和所述金屬凸點通過所述鍵合線連接；

所述塑封體包圍了所述金屬凸點、所述芯片、所述鍍銀層、所述鍍NiPdAu層、所述銅倒角連接層和所述鍵合線；

所述金屬凸點、所述芯片、所述鍍銀層、所述鍍NiPdAu層、所述銅倒角連接層和所述鍵合線共同構成電路的電源和信號通道。