[發明專利]半導體封裝方法及半導體封裝結構

在審

• 申請號: 202011218447.8
• 申請日: 2020-11-04
• 公開（公告）號: CN114446798A
• 公開（公告）日: 2022-05-06
• 發明（設計）人: 周輝星
• 申請（專利權）人: 矽磐微電子（重慶）有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/60;H01L23/498
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 張相欽

本公開提供一種半導體封裝方法及半導體封裝結構。該方法包括：將設有貫通開口的布線基板貼裝于載板上；在載板暴露于貫通開口的表面貼裝裸片組件，裸片組件包括第一裸片以及附接于第一裸片的第二裸片，第一裸片設有焊墊的正面面向載板，第二裸片設有焊墊的正面背向載板；在貫通開口的側壁與裸片組件之間填充塑封層，并去除載板；形成第一導電結構，第一裸片的焊墊與布線基板均電連接于第一導電結構；形成第二導電結構，第二裸片的焊墊與布線基板均電連接于第二導電結構。本公開能夠解決由于裸片上的布線密度過高所導致的布線困難的問題。

技術領域

本公開涉及半導體技術領域，尤其涉及一種半導體封裝方法及半導體封裝結構。

背景技術

隨著科技的飛速發展，半導體器件在社會生產和生活中獲得了越來越廣泛的應用。

目前，人們常常將具有不同功能的裸片封裝在一個封裝結構中，以形成具有特定作用的多芯片組件multi-chip module(MCM)。其中，各個裸片的表面均形成有導電結構，各個裸片通過各自的導電結構與別的裸片進行電連接。然而，由于導電結構中的布線密度較高，導致布線較為困難。

發明內容

本公開的目的在于提供一種半導體封裝方法及半導體封裝結構，能夠解決由于裸片上的布線密度過高所導致的布線困難的問題。

根據本公開的一個方面，提供一種半導體封裝方法，包括：

將布線基板貼裝于載板上，所述布線基板設有貫通開口；

在所述載板暴露于所述貫通開口的表面貼裝裸片組件，所述裸片組件與所述貫通開口間隙配合，所述裸片組件包括第一裸片以及附接于所述第一裸片的第二裸片，所述第一裸片設有焊墊的正面面向所述載板，所述第二裸片設有焊墊的正面背向所述載板；

在所述貫通開口的側壁與所述裸片組件之間填充塑封層，并去除所述載板；

形成第一導電結構，所述第一裸片的焊墊與所述布線基板均電連接于所述第一導電結構；

形成第二導電結構，所述第二裸片的焊墊與所述布線基板均電連接于所述第二導電結構。

進一步地，所述第一裸片的正面設有第一保護層，所述第二裸片的正面設有第二保護層，在所述載板暴露于所述貫通開口的表面貼裝裸片組件包括：

使所述裸片組件貼裝于所述載板暴露于所述貫通開口的表面，并使所述第一保護層面向所述載板的表面與所述布線基板面向所述載板的表面平齊，使所述第二保護層背向所述載板的表面與所述布線基板背向所述載板的表面平齊。

進一步地，在所述貫通開口的側壁與所述裸片組件之間填充塑封層包括：

形成覆蓋所述布線基板和所述裸片組件的塑封材料層，所述塑封材料層的部分區域填充于所述貫通開口的側壁與所述裸片組件之間；

將所述塑封材料層減薄，以露出所述布線基板以及所述第二保護層，減薄后的所述塑封材料層位于所述貫通開口的側壁與所述裸片組件之間區域形成所述塑封層。

進一步地，所述第二導電結構包括第二再布線層，形成第二導電結構包括：

在所述第二保護層上形成暴露所述第二裸片的焊墊的第二開口；

形成覆蓋所述第二保護層、所述塑封層以及所述布線基板的第二再布線層，所述第二再布線層填充所述第二開口。

進一步地，所述第一保護層設有暴露所述第一裸片的焊墊的第一開口，所述第一導電結構包括第一再布線層，形成第一導電結構包括：

形成覆蓋所述第一保護層、所述塑封層以及所述布線基板的第一再布線層，所述第一再布線層填充所述第一開口。

進一步地，在所述載板暴露于所述貫通開口的表面貼裝裸片組件包括：