[發(fā)明專利]顯示面板

在審

• 申請?zhí)枺?/td>: 202011204626.6
• 申請日: 2020-11-02
• 公開（公告）號: CN112509463A
• 公開（公告）日: 2021-03-16
• 發(fā)明（設計）人: 王澄光
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G09F9/30
• 分類號: G09F9/30
• 代理公司: 北京市立康律師事務所 11805
• 代理人: 梁揮;孟超

本發(fā)明公開了一種顯示面板，具有顯示區(qū)及圍繞顯示區(qū)的非顯示區(qū)，其包括多個像素單元、多條數(shù)據(jù)線、多條柵極線、柵極驅動電路以及多條第一信號線。多個像素單元設置于顯示區(qū)并排列為像素陣列，各像素單元包括第一子像素、第二子像素與第三子像素。多條數(shù)據(jù)線包含第一數(shù)據(jù)線、第二數(shù)據(jù)線與第三數(shù)據(jù)線，其中第一數(shù)據(jù)線電性連接于第一子像素，第二數(shù)據(jù)線電性連接于第二子像素，第三數(shù)據(jù)線電性連接于第三子像素。多條柵極線包含第一柵極線。多條第一信號線之一位于第一子像素與第二子像素之間，且第一數(shù)據(jù)線與第一信號線分別位于第一子像素的相對兩側，第一信號線與第二數(shù)據(jù)線亦分別位于第二子像素的相對兩側。

技術領域

本發(fā)明關于一種設置柵極驅動電路于顯示區(qū)以增加顯示區(qū)面積的顯示面板。

背景技術

一般而言，柵極驅動電路設置于顯示面板左右兩側的邊框，柵極驅動電路所占面積較大，難以達成窄邊框的要求，造成顯示區(qū)的面積減少，如何解決前述癥結點，遂成為待解決的問題。

綜觀前所述，本發(fā)明的發(fā)明者思索并設計一種顯示面板，以期針對現(xiàn)有技術的缺陷加以改善，進而增進產(chǎn)業(yè)上的實施利用。

發(fā)明內(nèi)容

有鑒于上述現(xiàn)有的問題，本發(fā)明的目的在于提供一種顯示面板，用以解決現(xiàn)有技術中所面臨的問題。

基于上述目的，本發(fā)明提供一種顯示面板，具有顯示區(qū)及圍繞顯示區(qū)的非顯示區(qū)，其包括多個像素單元、多條數(shù)據(jù)線、多條柵極線、柵極驅動電路以及多條第一信號線。多個像素單元設置于顯示區(qū)并排列為像素陣列，各像素單元包括第一子像素、第二子像素與第三子像素，且第一子像素、第二子像素與第三子像素分別沿著第一方向排列設置。多條數(shù)據(jù)線包含第一數(shù)據(jù)線、第二數(shù)據(jù)線與第三數(shù)據(jù)線，且該些條數(shù)據(jù)線分別電性連接于該些個像素單元，其中第一數(shù)據(jù)線電性連接于第一子像素，第二數(shù)據(jù)線電性連接于第二子像素，第三數(shù)據(jù)線電性連接于第三子像素。多條柵極線包含第一柵極線，且該些條柵極線分別電性連接于該些個像素單元，其中第一柵極線分別電性連接于第一子像素、第二子像素與第三子像素。柵極驅動電路設置于顯示區(qū)，且柵極驅動電路包含多個柵極驅動電路模塊。多條第一信號線之一位于第一子像素與第二子像素之間，且第一數(shù)據(jù)線與第一信號線分別位于第一子像素的相對兩側，第一信號線與第二數(shù)據(jù)線亦分別位于第二子像素的相對兩側。

在本發(fā)明的實施例中，該些第一信號線和各條數(shù)據(jù)線為沿著第二方向延伸，第一方向與第二方向彼此相交。

在本發(fā)明的實施例中，像素單元更包括第四子像素、第五子像素、第六子像素，第四子像素、第五子像素及第六子像素沿著第一方向設置而與第一子像素、第二子像素及第三子像素形成相鄰兩行，第一數(shù)據(jù)線電性連接于第四子像素，第二數(shù)據(jù)線電性連接于第五子像素，多條柵極線還包括后一級柵極線，后一級柵極線分別電性連接于第四子像素、第五子像素與第六子像素，第一數(shù)據(jù)線與第一信號線分別位于第四子像素的相對兩側，第一信號線與第二數(shù)據(jù)線亦分別位于第五子像素的相對兩側。

在本發(fā)明的實施例中，柵極驅動電路更包含多條第一信號走線及多條第二信號走線，多條第一信號走線沿著第一方向延伸，多條第二信號走線沿著第二方向延伸，第一方向與第二方向彼此相交。

在本發(fā)明的實施例中，各柵極驅動電路模塊包括多個晶體管與電阻，多個晶體管分別經(jīng)由至少一的多條第一信號走線及/或至少一的多條第二信號走線而電性連接于多條第一信號線。

在本發(fā)明的實施例中，多條第一信號線包括第一時脈線、第二時脈線、重置信號線、第一高電壓線、第二高電壓線以及低電壓線，多條柵極線包括前二級柵極線、前三級柵極線以及后三級柵極線。

在本發(fā)明的實施例中，柵極驅動電路模塊包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十晶體管以及第十一晶體管。

第一晶體管具有第一端、第二端以及控制端，第一晶體管的第一端連接第一高電壓線，控制端連接前二級柵極線或前三級柵極線。