[發明專利]一種多晶體管并聯的共源共柵功率器件結電容補償計算方法

有效

• 申請號: 202011188228.X
• 申請日: 2020-10-30
• 公開（公告）號: CN112332822B
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 宋瑞杰;朱田華;王豐;檀三強;朱忠偉;姚平;姚建明
• 申請（專利權）人: 江蘇銀佳電子設備有限公司
• 主分類號: H03K17/16
• 分類號: H03K17/16
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 羅運紅

本發明公開了一種多晶體管并聯的共源共柵功率器件結電容補償計算方法，步驟如下：S1：獲取共源共柵功率器件的低壓側電容的容值總和、共源共柵功率器件的高壓側電容的容值總和；S2：將低壓側電容的容值總和、高壓側電容的容值總和進行比較；S3：當比較結果相等時，直接進行電容匹配，當比較結果為不相等時，根據并聯補償電容，進行電容匹配；S4：根據低壓側電容的容值總和、高壓側電容的容值總和以及電容匹配，獲取并聯補償電容。本發明通過在低壓硅MOSFET漏源極并聯補償電容，能夠等效增加其結電容的容量，實現低壓硅MOSFET和多個并聯高壓耗盡型晶體管的結電容匹配，從而有效解決低壓硅MOSFET的雪崩擊穿問題提升功率器件的可靠性和穩定性。

技術領域

本發明涉及寬禁帶半導體器件技術領域，尤其涉及一種多晶體管并聯的共源共柵功率器件結電容補償計算方法。

背景技術

在多晶體管并聯的共源共柵型氮化鎵器件的使用中，若低壓硅MOSFET的漏源極結電容容量與多個并聯高壓耗盡型氮化鎵晶體管的結電容容量不匹配，會導致低壓硅MOSFET在高壓耗盡型氮化鎵晶體管達到直流側電壓之前，發生雪崩擊穿，進而引起電壓、電流振蕩。相比傳統的共源共柵型氮化鎵器件，多個高壓耗盡型氮化鎵晶體管的并聯使其結電容總電荷量隨并聯數成倍增加，遠遠超過低壓硅MOSFET達到其額定漏源極電壓的電荷量，故更容易發生雪崩擊穿現象。

發明內容

發明目的：針對低壓硅MOSFET的雪崩擊穿問題，本發明提出一種多晶體管并聯的共源共柵功率器件結電容補償計算方法，通過計算和并聯補償電容，滿足電荷平衡的要求，提高器件效率、功率密度、可靠性和穩定性。

技術方案：為實現本發明的目的，本發明所采用的技術方案是：

一種多晶體管并聯的共源共柵功率器件結電容補償計算方法，所述結電容補償計算方法具體包括如下步驟：

S1：獲取共源共柵功率器件的低壓側電容的容值總和、共源共柵功率器件的高壓側電容的容值總和；

S2：將所述低壓側電容的容值總和、高壓側電容的容值總和進行比較，當所述比較結果為不相等時，執行步驟S3，當所述比較結果相等時，執行步驟S4；

S3：當所述比較結果相等時，直接進行電容匹配，當所述比較結果為不相等時，根據所述并聯補償電容，進行電容匹配；

S4：根據所述低壓側電容的容值總和、高壓側電容的容值總和以及電容匹配，獲取并聯補償電容。

更進一步地講，在所述步驟S1中，所述低壓側電容的容值總和計算公式、高壓側電容的容值總和計算公式，具體為：

C_low＝C_{oss_Si}+N·C_{GS_GaN}＝C_{DS_Si}+C_{GD_Si}+N·C_{GS_GaN}

C_high＝N·C_{DS_GaN}

其中：C_low為低壓側電容的容值總和，C_high為高壓側電容的容值總和，C_{oss_Si}為低壓硅MOSFET輸出電容，N為高壓耗盡型氮化鎵晶體管并聯個數，C_{GS_GaN}為高壓耗盡型氮化鎵晶體管柵源極結電容，C_{DS_Si}為低壓硅MOSFET漏源極結電容，C_{GD_Si}為低壓硅MOSFET柵漏極結電容，C_{DS_GaN}為單個高壓耗盡型氮化鎵晶體管漏源極結電容。

更進一步地講，在所述步驟S3中，所述并聯補償電容與低壓側總電容相并聯，同時所述低壓硅MOSFET發生雪崩擊穿時，所述共源共柵功率器件的外部電源對低壓側總電容和高壓側總電容組成的串聯回路完成充電。