[發明專利]在晶圓測試過程中檢測電子位圖中坐標偏移的方法

在審

• 申請號: 202011186921.3
• 申請日: 2020-10-30
• 公開（公告）號: CN112530823A
• 公開（公告）日: 2021-03-19
• 發明（設計）人: 宋長宇;王天平
• 申請（專利權）人: 普冉半導體（上海）股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;G01R31/28
• 代理公司: 上海元好知識產權代理有限公司 31323
• 代理人: 張妍;周乃鑫

1.一種在晶圓測試過程中檢測電子位圖中坐標偏移的方法，其特征在于，包含以下步驟：依次對晶圓上的待測芯片進行多道晶圓測試，將每道晶圓測試后產生的所有電子位圖疊加形成一張疊加電子位圖，所述疊加電子位圖上的疊加測試結果按照測試先后順序顯示了所述晶圓上的每個待測芯片的每道測試結果，自動統計疊加電子位圖上的疊加測試結果，當疊加測試結果中顯示至少一個芯片的前道測試結果為不良品，而后道測試結果為良品，和/或當疊加測試結果中顯示了至少一道測試結果，同時至少一個芯片缺少了至少一道測試結果，則判斷電子位圖出現了坐標偏移。

2.如權利要求1所述的在晶圓測試過程中檢測電子位圖中坐標偏移的方法，其特征在于，只有在前道晶圓測試中顯示為良品的芯片，才能夠進行下道晶圓測試。

3.如權利要求1所述的在晶圓測試過程中檢測電子位圖中坐標偏移的方法，其特征在于，當疊加測試結果中顯示所有芯片的每道測試結果完全一致，則判斷某道晶圓測試程序出現錯誤。

4.如權利要求1所述的在晶圓測試過程中檢測電子位圖中坐標偏移的方法，其特征在于，根據預先設定的測試模板所規定的測試范圍進行晶圓測試：位于測試模板范圍內的芯片允許被進行晶圓測試，獲得測試結果，位于測試模板范圍外的芯片不允許被進行晶圓測試，無法獲得測試結果。

5.如權利要求1所述的在晶圓測試過程中檢測電子位圖中坐標偏移的方法，其特征在于，只有疊加測試結果中顯示某個芯片的所有測試結果都為良品，才能判斷該芯片確為良品。

6.如權利要求1所述的在晶圓測試過程中檢測電子位圖中坐標偏移的方法，其特征在于，只要疊加測試結果中顯示某個芯片的某道測試結果為不良品，就判斷該芯片為不良品。