[發明專利]用于脈沖寬度調制信號的濾波電路

在審

• 申請號: 202011180647.9
• 申請日: 2020-10-29
• 公開（公告）號: CN112751554A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 林鴻武
• 申請（專利權）人: 意法半導體研發(深圳)有限公司
• 主分類號: H03K7/08
• 分類號: H03K7/08;H03H17/02
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 傅遠

1.一種用于對脈沖寬度調制PWM信號濾波的濾波電路，所述濾波電路包括：

D觸發器，所述D觸發器的輸入端子被配置為被耦合到邏輯高信號，所述D觸發器的輸出端子被耦合到所述濾波電路的輸出端子；以及

被耦合在所述濾波電路的輸入端子和所述D觸發器之間的電路，所述電路被配置為：針對具有在預定范圍內的占空比的所述PWM信號的第一脈沖：

在所述D觸發器的時鐘端子處生成正脈沖作為所述D觸發器的時鐘信號；以及

在所述D觸發器的復位端子處生成負脈沖作為所述D觸發器的復位信號，其中所述正脈沖的上升沿與所述負脈沖的下降沿之間的持續時間等于所述PWM信號的所述第一脈沖的持續時間。

2.根據權利要求1所述的濾波電路，其中所述D觸發器被配置為：使用所述時鐘信號和所述復位信號，在所述D觸發器的所述輸出端子處生成輸出脈沖，所述輸出脈沖與所述PWM信號的所述第一脈沖相對應，并且具有與所述第一脈沖相同的持續時間。

3.根據權利要求2所述的濾波電路，其中所述電路被配置為：針對具有在所述預定范圍之外的占空比的所述PWM信號的第二脈沖：

停止生成所述正脈沖或停止生成所述負脈沖，從而防止所述D觸發器生成與所述PWM信號的所述第二脈沖相對應的輸出脈沖。

4.根據權利要求1所述的濾波電路，其中所述預定范圍基本上是相對于百分之零占空比和百分之一百占空比之間的整個范圍居中的。

5.根據權利要求1所述的濾波電路，其中所述D觸發器的所述時鐘信號是上升沿有效的，并且所述D觸發器的所述復位信號是低有效的。

6.根據權利要求1所述的濾波電路，其中所述PWM信號包括具有在所述預定范圍內的占空比的第一多個正脈沖，其中針對所述第一多個正脈沖中的每個正脈沖：

在所述D觸發器的所述復位信號被所述電路生成之前，所述D觸發器的所述時鐘信號被所述電路生成。

7.根據權利要求1所述的濾波電路，其中所述PWM信號包括第一多個負脈沖，其中針對所述第一多個負脈沖中的每個負脈沖：

在所述D觸發器的所述復位信號被所述電路生成之后，所述D觸發器的所述時鐘信號被所述電路生成。

8.根據權利要求1所述的濾波電路，其中所述電路包括：

具有第一預定延遲的第一延遲線，所述第一延遲線的輸入被耦合到所述濾波電路的所述輸入端子；

第一反相器，所述第一反相器的輸入被耦合到所述第一延遲線的輸出；

第一與門，所述第一與門的第一輸入被耦合到所述第一反相器的輸出，所述第一與門的第二輸入被耦合到所述第一延遲線的所述輸出；以及

第二與門，所述第二與門的第一輸入被耦合到所述第一與門的輸出，所述第二與門的第二輸入被耦合到所述濾波電路的所述輸入端子，并且所述第二與門的輸出被耦合到所述D觸發器的所述時鐘端子。

9.根據權利要求8所述的濾波電路，其中所述電路進一步包括被耦合在所述第一反相器的所述輸出與所述第一與門的所述第一輸入之間的一個或多個緩沖器。

10.根據權利要求8所述的濾波電路，其中所述電路進一步包括：

具有第二預定延遲的第二延遲線，所述第二延遲線的輸入被耦合到所述濾波電路的所述輸入端子；

第二反相器，所述第二反相器的輸入被耦合到所述第二延遲線的輸出；

第三反相器，所述第三反相器的輸入被耦合到所述第二反相器的輸出；

與非門，所述與非門的第一輸入被耦合到所述第二反相器的輸出，所述與非門的第二輸入被耦合到所述第三反相器的輸出；以及

或門，所述或門的第一輸入被耦合到所述與非門的輸出，所述或門的第二輸入被耦合到所述濾波電路的所述輸入端子，并且所述或門的輸出被耦合到所述D觸發器的所述復位端子。