[發明專利]冗余分析電路以及包括其的存儲系統

在審

• 申請號: 202011173443.2
• 申請日: 2020-10-28
• 公開（公告）號: CN113744793A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 林在日;金頭鉉;金寶拉;李圣恩
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C29/44
• 分類號: G11C29/44
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;阮愛青

本申請公開一種冗余分析電路以及包其的存儲系統。存儲系統包括：存儲器件，其包括多個存儲體，每個存儲體包括用于替換有缺陷的行和列的行備用和列備用；以及存儲器控制器，其適用于控制存儲器件的操作，其中存儲器控制器包括：內置自測試(BIST)電路，其適用于對存儲體執行測試操作并且基于測試操作的結果來產生針對每個存儲體的故障地址；以及內置冗余分析(BIRA)電路，其適用于通過分別對可修復的行備用和可修復的列備用的數量進行計數來確定第一備用計數和第二備用計數，以及根據第一備用計數和第二備用計數，從針對每個存儲體的故障地址中選擇目標修復地址。

相關申請的交叉引用

本申請要求于2020年5月29日提交的申請號為10-2020-0064899的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的各個實施例涉及一種存儲系統，該存儲系統使用內置自測試(BIST)電路執行測試操作以及基于測試結果來使用內置冗余分析(BIRA)電路執行修復操作。

背景技術

隨著半導體技術的發展，正在快速進行大容量、高性能存儲器件的開發。近來，在存儲器件的批量生產期間，通過用備用(冗余)單元替換有缺陷/故障單元來對其進行修復，以滿足產量和質量。對于在大多數片上系統(SoC)中使用的嵌入式存儲器件，使用昂貴的外部測試設備進行測試和修復的成本很高。結果，通過在SoC(例如，存儲器控制器)中放置內置自測試(BIST)電路和內置冗余分析(BIRA)電路，使用BIST電路獲得修復信息(即，故障單元的地址)并使用BIRA電路分析修復信息。

通常，對于封裝后的修復操作(即，封裝后修復(PPR)操作)，可以為存儲器件的每個存儲體預先分配一定數量的冗余字線或位線。針對PPR操作分配給每個存儲體的冗余字線或位線可以是固定的，但是可以存在在封裝之前的修復操作(即，封裝前修復操作)中未使用的冗余字線或位線。例如，即使三個冗余字線或位線被分配給每個存儲體以進行PPR操作，也可能有三個以上的冗余字線或位線。因此，針對PPR操作的冗余字線或位線的固定分配導致較差的修復效率。

發明內容

本發明的各個實施例針對一種冗余分析電路以及包其的存儲系統，該冗余分析電路能夠通過反映在封裝前修復操作期間未使用的冗余字線或位線的狀態來執行封裝后修復(PPR)操作。

根據本發明的一個實施例，一種存儲系統可以包括：存儲器件，其包括多個存儲體，每個存儲體包括用于替換有缺陷的行和列的行備用和列備用(row and columnspares)；以及存儲器控制器，其適用于控制存儲器件的操作，其中，存儲器控制器包括：內置自測試(BIST)電路，其適用于對多個存儲體執行測試操作以及基于測試操作的結果來產生針對每個存儲體的故障地址；以及內置冗余分析(BIRA)電路，其適用于通過分別對可修復的行備用和可修復的列備用的數量進行計數來確定第一備用計數和第二備用計數，以及根據所述第一備用計數和第二備用計數，從針對每個存儲體的故障地址中選擇目標修復地址。

根據本發明的一個實施例，一種冗余分析電路可以包括：故障地址儲存電路，其適用于儲存故障地址，每個故障地址包括存儲體地址、行地址和列地址；冗余信息獲取電路，其適用于通過分別對可修復的行備用和可修復的列備用的數量進行計數來產生第一備用計數和第二備用計數；計數信息儲存電路，其適用于儲存針對每個存儲體的第一備用計數和第二備用計數；以及目標選擇電路，其適用于根據第一備用計數和第二備用計數，從針對每個存儲體的故障地址中選擇目標修復地址。

根據本發明的一個實施例，一種操作存儲系統的方法，該存儲系統包括：存儲器件，其包括多個存儲體；以及存儲器控制器，其包括內置自測(BIST)電路和內置冗余分析(BIRA)電路，所述方法可以包括：由BIRA電路，通過分別對針對每個存儲體的可修復的行備用和可修復的列備用的數量進行計數來確定第一備用計數和第二備用計數；由BIST電路，對多個存儲體執行測試操作，以及基于測試操作的結果來產生針對每個存儲體的故障地址；以及由BIRA電路，根據第一備用計數和第二備用計數，從針對每個存儲體的故障地址中選擇目標修復地址。