[發明專利]冗余分析電路以及包括其的存儲系統

在審

• 申請號: 202011173443.2
• 申請日: 2020-10-28
• 公開（公告）號: CN113744793A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 林在日;金頭鉉;金寶拉;李圣恩
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C29/44
• 分類號: G11C29/44
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;阮愛青

1.一種存儲系統，包括：

存儲器件，其包括多個存儲體，每個存儲體包括用于替換有缺陷的行和列的行備用和列備用；以及

存儲器控制器，其適用于控制所述存儲器件的操作，

其中，所述存儲器控制器包括：

內置自測試BIST電路，其適用于對所述多個存儲體執行測試操作，以及基于所述測試操作的結果來產生針對每個存儲體的故障地址；以及

內置冗余分析BIRA電路，其適用于通過分別對可修復的行備用和可修復的列備用的數量進行計數來確定第一備用計數和第二備用計數，以及根據所述第一備用計數和所述第二備用計數，從針對每個存儲體的所述故障地址中選擇目標修復地址。

2.根據權利要求1所述的存儲系統，

其中，所述BIRA電路判斷所述故障地址中的每個是對應于備用樞紐還是非備用樞紐，其中每個備用樞紐的行地址和列地址與先前檢測到的故障單元的行地址和列地址中的任何一個都不重疊，以及

其中，當被分類為備用樞紐的所述故障地址的數量大于所述第一備用計數和所述第二備用計數的和時，所述BIRA電路不選擇所述目標修復地址。

3.根據權利要求1所述的存儲系統，其中，所述BIRA電路包括：

故障地址儲存電路，其適用于儲存從所述BIST電路提供的所述故障地址；

冗余信息獲取電路，其適用于通過分別對可修復的行備用和可修復的列備用的數量進行計數來產生所述第一備用計數和所述第二備用計數；

計數信息儲存電路，其適用于儲存針對每個存儲體的所述第一備用計數和所述第二備用計數；以及

目標選擇電路，其適用于根據所述第一備用計數和所述第二備用計數，從針對每個存儲體的所述故障地址中選擇所述目標修復地址。

4.根據權利要求3所述的存儲系統，

其中，所述存儲器件包括：冗余信息儲存電路，其包括用于儲存針對每個存儲體的故障信息的多個存儲器組，以及

其中，所述冗余信息獲取電路基于表示所述存儲器組是否儲存了有效故障信息的使能信息來對可修復的行備用和可修復的列備用的數量進行計數。

5.根據權利要求3所述的存儲系統，其中，所述計數信息儲存電路包括多個計數線并且將針對每個存儲體的所述第一備用計數和所述第二備用計數儲存到相應的計數線，每個計數線與所述存儲體相對應。

6.根據權利要求3所述的存儲系統，其中，所述目標選擇電路包括：

樞紐分析器，其適用于通過判斷所述故障地址是對應于備用樞紐還是非備用樞紐來輸出備用有效比特位，并且通過判斷所述非備用樞紐是處于交叉狀態還是處于非交叉狀態來輸出非備用狀態比特位；

第一樞紐處理器，其適用于根據所述第一備用計數和所述第二備用計數、所述備用有效比特位和所述故障地址來處理所述備用樞紐；

第二樞紐處理器，其適用于根據所述第一樞紐處理器的結果、所述第一備用計數和所述第二備用計數、所述非備用狀態比特位和所述故障地址來處理處于所述交叉狀態下的所述非備用樞紐；以及

解導出組件，其適用于根據所述第二樞紐處理器的結果來選擇所述目標修復地址，以及向每個存儲體提供修復信息。

7.根據權利要求6所述的存儲系統，其中，所述樞紐分析器適用于：

判斷所述故障地址是對應于所述備用樞紐還是所述非備用樞紐，其中，所述備用樞紐的行地址和列地址與儲存在所述故障地址儲存電路中的所述故障地址的行地址和列地址中的任何一個都不重疊；以及

在所述非備用樞紐的行地址和列地址與所述備用樞紐的行地址和列地址重疊的情況下，確定所述非備用樞紐處于所述交叉狀態，而在所述非備用樞紐的行地址或列地址與所述備用樞紐的行地址或列地址不重疊的情況下，確定所述非備用樞紐處于所述非交叉狀態。

8.根據權利要求6所述的存儲系統，其中，所述第一樞紐處理器包括其大小由所述第一備用計數和所述第二備用計數來設定的第一表，并且根據所述備用有效比特位而將所述故障地址儲存到所述第一表中。