[發(fā)明專利]一種RISCV處理器訪問Flash存儲器的橋接系統(tǒng)及其橋接方法

有效

• 申請?zhí)枺?/td>: 202011163715.0
• 申請日: 2020-10-27
• 公開（公告）號: CN112199317B
• 公開（公告）日: 2022-10-18
• 發(fā)明（設(shè)計）人: 李麗;趙毅峰;傅玉祥;徐瑾;沈思睿;楊和平;何書專;陳鎧
• 申請（專利權(quán)）人: 南京大學(xué)
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/16;G06F13/42
• 代理公司: 南京泰普專利代理事務(wù)所(普通合伙) 32360
• 代理人: 張磊

本發(fā)明提出一種RISCV處理器訪問Flash存儲器的橋接系統(tǒng)及其橋接方法，能夠?qū)崿F(xiàn)RISCV處理器對Flash存儲器數(shù)據(jù)的高速讀取。該橋接系統(tǒng)包括：RISCV處理器總線接口，該RISCV處理器采用自定義的ICB總線協(xié)議；Flash存儲器總線接口，該Flash存儲器采用SPI總線協(xié)議；ICB控制模塊，用來對RISCV處理器發(fā)起的總線事務(wù)進(jìn)行處理；SPI總線模塊，用來對Flash存儲器發(fā)起總線事務(wù)請求；ICB?SPI交互模塊，用來實現(xiàn)ICB控制模塊和SPI控制模塊的信號交互。異步電路的設(shè)計讓RISCV處理器和Flash存儲器都能夠工作在各自的最高頻率下，保證了整個系統(tǒng)的工作效率。與傳統(tǒng)的橋接模塊相比，本發(fā)明不需要異步FIFO完成跨時鐘域信號處理，能夠減少橋接模塊的面積消耗。

技術(shù)領(lǐng)域

本發(fā)明涉及一種RISCV處理器訪問Flash存儲器的橋接系統(tǒng)及其橋接方法，涉及片上系統(tǒng)（SoC）數(shù)據(jù)傳輸領(lǐng)域。

背景技術(shù)

處理器上電后需要讀取一段固定的初始化程序，稱為BIOS（基本輸入輸出系統(tǒng)）程序，BIOS程序能夠幫助處理器完成的上電自檢和最基本的配置。BIOS程序通常固化在只讀存儲器（ROM）中，但是處理器內(nèi)部通常采用高速并行總線，存儲器通常采用低速串行總線，不同的總線協(xié)議間無法兼容，處理器無法直接與存儲器相連完成對存儲器數(shù)據(jù)的讀取。因此需要在處理器內(nèi)部加入橋接模塊實現(xiàn)處理器總線協(xié)議和存儲器總線協(xié)議的轉(zhuǎn)換。

現(xiàn)有技術(shù)中RISCV處理器和Flash存儲器之間無法互聯(lián)，傳統(tǒng)的橋接模塊需要依靠異步FIFO完成跨時鐘域信號處理，對橋接模塊的面積消耗較大。

發(fā)明內(nèi)容

發(fā)明目的：一個目的是提出一種RISCV處理器訪問Flash存儲器的橋接系統(tǒng)，以解決現(xiàn)有技術(shù)存在的上述問題。進(jìn)一步目的是提出一種基于上述系統(tǒng)的橋接方法。

技術(shù)方案：一種RISCV處理器訪問Flash存儲器的橋接系統(tǒng)，包括RISCV處理器接口：橋接模塊作為RISCV處理器的從設(shè)備與ICB總線相連；Flash存儲器接口：橋接模塊作為Flash存儲器的主設(shè)備與SPI總線相連；ICB控制模塊：用來處理RISCV處理器發(fā)起的讀事務(wù)，按照ICB總線協(xié)議對RISCV處理器進(jìn)行響應(yīng)，并將讀控制信息和讀地址信息進(jìn)行寄存；SPI控制模塊：用來對Flash存儲器發(fā)起讀事務(wù)，按照SPI協(xié)議對Flash存儲器返回的數(shù)據(jù)進(jìn)行解析和保存；ICB-SPI交互模塊：對ICB控制模塊的控制信號和地址信號進(jìn)行處理后發(fā)送給SPI控制模塊，將SPI控制模塊的控制信號和數(shù)據(jù)信號處理后發(fā)送給ICB控制模塊。

在進(jìn)一步的實施例中，橋接模塊作為ICB總線的從設(shè)備，ICB控制模塊在ICB狀態(tài)機(jī)的控制下，解析ICB總線的讀控制信號和地址信號，在接收到ICB-SPI交互模塊發(fā)送的讀數(shù)據(jù)有效信號后，將數(shù)據(jù)返回給RISCV處理器。

在進(jìn)一步的實施例中，橋接模塊作為SPI總線的主設(shè)備，SPI控制模塊在SPI狀態(tài)機(jī)的控制下，接收到ICB-SPI交互模塊發(fā)送的啟動信號后，向SPI發(fā)起讀控制信號和地址信號并接收存儲器返回的數(shù)據(jù)。

在進(jìn)一步的實施例中，橋接模塊采用異步電路設(shè)計，ICB控制模塊工作在RISCV處理器的時鐘域下（時鐘頻率高），SPI控制模塊工作在Flash存儲器的時鐘域下（時鐘頻率低），保證RISCV處理器和Flash存儲器分別工作在各自的最高工作頻率下，能夠保證整體SoC系統(tǒng)的運行效率。

在進(jìn)一步的實施例中，對ICB啟動信號和SPI結(jié)束信號進(jìn)行異步信號的跨時鐘域處理；地址信號僅在ICB啟動信號有效時更新，地址信號在SPI時鐘域采樣時處于穩(wěn)定狀態(tài)；數(shù)據(jù)信號僅在SPI結(jié)束信號有效時更新，數(shù)據(jù)信號在ICB時鐘域采樣時處于穩(wěn)定狀態(tài)。