[發(fā)明專利]一種時序分析方法、裝置、電子設(shè)備及存儲介質(zhì)

有效

• 申請?zhí)枺?/td>: 202011137092.X
• 申請日: 2020-10-21
• 公開（公告）號: CN112270156B
• 公開（公告）日: 2021-10-12
• 發(fā)明（設(shè)計(jì)）人: 石建剛;晉大師;王毓千
• 申請（專利權(quán)）人: 成都海光集成電路設(shè)計(jì)有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/396
• 代理公司: 北京市廣友專利事務(wù)所有限責(zé)任公司 11237
• 代理人: 張仲波

本發(fā)明實(shí)施例公開一種時序分析方法、裝置、電子設(shè)備及存儲介質(zhì)，涉及芯片設(shè)計(jì)技術(shù)領(lǐng)域，能夠克服時序關(guān)鍵模塊不易定位而造成分析效率低下、時序難以收斂的弊端。所述方法包括：計(jì)算進(jìn)行時序分析的多條時序路徑中時序終點(diǎn)/時序起點(diǎn)的最大時序違例嚴(yán)重程度度量值；確定計(jì)算得到的時序終點(diǎn)/時序起點(diǎn)的最大時序違例嚴(yán)重程度度量值所對應(yīng)的圖標(biāo)繪制信息；采用確定的圖標(biāo)繪制信息，為時序終點(diǎn)/時序起點(diǎn)繪制對應(yīng)的用于標(biāo)識時序違例嚴(yán)重程度的圖標(biāo)。本發(fā)明適用于芯片設(shè)計(jì)中的時序分析場景，能夠提高時序分析效率、加快時序收斂。

技術(shù)領(lǐng)域

本發(fā)明涉及芯片設(shè)計(jì)技術(shù)領(lǐng)域，尤其涉及一種時序分析方法、裝置、電子設(shè)備及存儲介質(zhì)。

背景技術(shù)

現(xiàn)如今芯片技術(shù)迅速發(fā)展，設(shè)計(jì)出來的芯片被廣泛應(yīng)用于諸如手機(jī)之類的移動終端、智能家居、軍事產(chǎn)品等各個領(lǐng)域。在芯片設(shè)計(jì)中，電路部分通常是以同步電路為主，為保證設(shè)計(jì)出的芯片能夠正常工作，需要在完成芯片電路元件的擺放后對電路進(jìn)行時序分析。

時序分析作為時序電路設(shè)計(jì)過程中的一個重要環(huán)節(jié)，通常指的是：基于特定的時序要求或時序約束，使用特定的時序模型對芯片電路進(jìn)行分析。通過時序分析，能夠找到其中所存在的時序違例路徑乃至?xí)r序違例關(guān)鍵路徑，進(jìn)而采用一定手段進(jìn)行時序違例路徑修復(fù)，然后繼續(xù)時序分析查找時序違例路徑、修復(fù)時序違例路徑，如此迭代，直至?xí)r序收斂。

然而，現(xiàn)有的時序分析方法大多通過閱讀復(fù)雜的時序報告來找出時序關(guān)鍵模塊，這樣并不直觀，尤其是在芯片電路中的模塊嵌套比較深的情況下，很難找到哪些模塊或子模塊為時序關(guān)鍵模塊。其中，時序關(guān)鍵模塊指的是時序違例關(guān)鍵路徑所在模塊。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實(shí)施例提供一種時序分析方法、裝置、電子設(shè)備及存儲介質(zhì)，以解決現(xiàn)有的時序關(guān)鍵模塊定位復(fù)雜困難從而導(dǎo)致時序分析和優(yōu)化效率低下的問題。

第一方面，本發(fā)明實(shí)施例提供一種時序分析方法，包括：

計(jì)算進(jìn)行時序分析的多條時序路徑中時序終點(diǎn)/時序起點(diǎn)的最大時序違例嚴(yán)重程度度量值；

確定計(jì)算得到的時序終點(diǎn)/時序起點(diǎn)的最大時序違例嚴(yán)重程度度量值所對應(yīng)的圖標(biāo)繪制信息；

采用確定的圖標(biāo)繪制信息，為時序終點(diǎn)/時序起點(diǎn)繪制對應(yīng)的用于標(biāo)識時序違例嚴(yán)重程度的圖標(biāo)。

第二方面，本發(fā)明實(shí)施例提供一種時序分析裝置，包括：

計(jì)算單元，用于計(jì)算進(jìn)行時序分析的多條時序路徑中時序終點(diǎn)/時序起點(diǎn)的最大時序違例嚴(yán)重程度度量值；

確定單元，用于確定計(jì)算得到的時序終點(diǎn)/時序起點(diǎn)的最大時序違例嚴(yán)重程度度量值所對應(yīng)的圖標(biāo)繪制信息；

繪制單元，用于采用確定的圖標(biāo)繪制信息，為時序終點(diǎn)/時序起點(diǎn)繪制對應(yīng)的用于標(biāo)識時序違例嚴(yán)重程度的圖標(biāo)。

第三方面，本發(fā)明實(shí)施例提供一種電子設(shè)備，所述電子設(shè)備包括：殼體、處理器、存儲器、電路板和電源電路，其中，電路板安置在殼體圍成的空間內(nèi)部，處理器和存儲器設(shè)置在電路板上；電源電路，用于為上述電子設(shè)備的各個電路或器件供電；存儲器用于存儲可執(zhí)行程序代碼；處理器通過讀取存儲器中存儲的可執(zhí)行程序代碼來運(yùn)行與可執(zhí)行程序代碼對應(yīng)的程序，用于執(zhí)行前述任一實(shí)現(xiàn)方式所述的方法。

第四方面，本發(fā)明的實(shí)施例還提供一種計(jì)算機(jī)可讀存儲介質(zhì)，所述計(jì)算機(jī)可讀存儲介質(zhì)存儲有一個或者多個程序，所述一個或者多個程序可被一個或者多個處理器執(zhí)行，以實(shí)現(xiàn)前述任一實(shí)現(xiàn)方式所述的方法。

本發(fā)明實(shí)施例提供的技術(shù)方案能夠根據(jù)時序違例的嚴(yán)重程度度量值繪制時序違例的嚴(yán)重程度在芯片設(shè)計(jì)或單模塊內(nèi)的分布情況，簡單、直觀且形象，工程師能夠據(jù)此很容易的定位時序難收斂的模塊從而調(diào)整時序優(yōu)化方向，減少時序收斂的迭代次數(shù)，提高時序分析和優(yōu)化的效率。

附圖說明