[發(fā)明專利]一種系統(tǒng)缺陷檢測方法、設(shè)備、電子設(shè)備和存儲介質(zhì)

有效

• 申請?zhí)枺?/td>: 202011137012.0
• 申請日: 2020-10-21
• 公開（公告）號: CN112363875B
• 公開（公告）日: 2023-04-07
• 發(fā)明（設(shè)計）人: 譚太秋;艾陽陽
• 申請（專利權(quán)）人: 海光信息技術(shù)股份有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 北京市廣友專利事務(wù)所有限責(zé)任公司 11237
• 代理人: 張仲波

本發(fā)明的實施例公開一種系統(tǒng)缺陷檢測方法、設(shè)備、電子設(shè)備和存儲介質(zhì)，涉及系統(tǒng)驗證技術(shù)領(lǐng)域，能夠提高驗證的準確性。所述方法包括：經(jīng)數(shù)據(jù)通路發(fā)起對測試指令的響應(yīng)測試，其中測試指令實際的響應(yīng)與數(shù)據(jù)通路對測試指令的處理關(guān)聯(lián)；獲取測試指令的預(yù)期響應(yīng)結(jié)果以及實際的響應(yīng)測試結(jié)果；比較測試指令的預(yù)期響應(yīng)結(jié)果以及實際的響應(yīng)測試結(jié)果，得到系統(tǒng)缺陷檢測結(jié)果。本發(fā)明適用于驗證系統(tǒng)中缺陷的檢測。

技術(shù)領(lǐng)域

本發(fā)明涉及系統(tǒng)驗證技術(shù)，尤其涉及一種系統(tǒng)缺陷檢測方法、設(shè)備、電子設(shè)備和存儲介質(zhì)。

背景技術(shù)

隨著集成電路的發(fā)展以及先進制程的創(chuàng)新，芯片的設(shè)計越來越復(fù)雜，集成度也越來越高，這對于SOC(System-on-Chip，片上系統(tǒng))的驗證形成了巨大的挑戰(zhàn)。而在SOC芯片中，CPU是整個邏輯運算和控制的核心，它的正確與否關(guān)系整顆芯片能否正常工作。在當(dāng)前的服務(wù)器芯片設(shè)計上，南橋芯片組、北橋芯片組已經(jīng)和CPU集成在一起形成了單顆SOC芯片。SOC包含了CPU、控制總線、數(shù)據(jù)總線、DRAM(Dynamic?Random?Access?Memory，動態(tài)隨機存取存儲器)控制器、南橋、北橋以及外圍輸入輸出接口。為保證芯片的正常運作，需要驗證SOC中CPU對其他模塊的數(shù)據(jù)訪問和控制訪問的正確性。

在現(xiàn)有技術(shù)中，通常涉及CPU對其他模塊的寄存器訪問和DRAM數(shù)據(jù)訪問，如圖1所示為一個4核CPU對DRAM的數(shù)據(jù)訪問。為測試數(shù)據(jù)訪問的正確性，通常做法是CPU對同一地址做讀寫操作，先寫再讀，通過比較寫數(shù)據(jù)與讀回數(shù)據(jù)是否一致來判斷測試是否成功。具體過程如下：

首先，CPU發(fā)出一條內(nèi)存寫指令，操作地址為A0，該指令經(jīng)過CPU處理之后轉(zhuǎn)換為SDP包發(fā)送到數(shù)據(jù)總線上，在數(shù)據(jù)總線先對操作地址譯碼，發(fā)現(xiàn)目的地是DRAM，然后再經(jīng)過一系列路由、仲裁等，SDP包到達DRAM控制器，在DRAM控制器對SDP包解析，發(fā)現(xiàn)是寫操作，判斷SDP包傳輸無誤后，將操作地址和數(shù)據(jù)提取出來；因為DRAM控制器外部掛載多個內(nèi)存Memory塊，所以需要對操作地址做進一步譯碼，找到地址A0對應(yīng)的Memory塊地址、通道地址等，最終數(shù)據(jù)被寫入DRAM3的地址A0；

寫操作完成之后，CPU發(fā)起一條內(nèi)存讀指令，操作地址為A0，該指令經(jīng)過CPU處理轉(zhuǎn)換為SDP包之后進入到數(shù)據(jù)總線，同樣經(jīng)過譯碼、路由、仲裁等之后到達DRAM控制器；DRAM控制器對SDP包解析，發(fā)現(xiàn)是讀操作，判斷SDP包傳輸無誤后，提取操作地址，對操作地址做進一步譯碼，找到A0對應(yīng)的Memory塊地址、通道地址等；DRAM控制器讀取到外部A0地址存儲的數(shù)據(jù)之后組合成SDP應(yīng)答包，再發(fā)送到數(shù)據(jù)總線，經(jīng)過路由、仲裁之后回到CPU；

CPU得到讀回的數(shù)據(jù)之后，將該讀回數(shù)據(jù)和之前的寫數(shù)據(jù)比較是否一致，一致則判斷為正確，不一致則判斷為錯誤。

本領(lǐng)域技術(shù)人員在研究過程中發(fā)現(xiàn)現(xiàn)有的測試方案存在測試風(fēng)險，會漏掉嚴重的設(shè)計缺陷bug。具體的，如圖1所示，當(dāng)CPU想訪問地址A0，但是系統(tǒng)存在設(shè)計錯誤，會將地址A0錯誤譯碼為A1，所以：對于寫命令，經(jīng)過路由后最終將數(shù)據(jù)寫到了地址A1；同樣的，對于讀命令，從CPU發(fā)出的操作地址是A0，經(jīng)過數(shù)據(jù)總線之后，錯誤的將操作地址譯碼為A1，最終讀回了外掛DRAM里面地址A1所存儲的內(nèi)容。CPU判斷讀寫數(shù)據(jù)正確，但是會漏掉設(shè)計bug。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實施例提供一種系統(tǒng)缺陷檢測方法、設(shè)備、電子設(shè)備和存儲介質(zhì)，以解決現(xiàn)有技術(shù)中系統(tǒng)缺陷檢測不準確的問題。

第一方面，本發(fā)明實施例提供一種系統(tǒng)缺陷檢測方法，包括：

經(jīng)數(shù)據(jù)通路發(fā)起對測試指令的響應(yīng)測試，其中測試指令實際的響應(yīng)與數(shù)據(jù)通路對測試指令的處理關(guān)聯(lián)；

獲取測試指令的預(yù)期響應(yīng)結(jié)果以及實際的響應(yīng)測試結(jié)果；

比較測試指令的預(yù)期響應(yīng)結(jié)果以及實際的響應(yīng)測試結(jié)果，得到系統(tǒng)缺陷檢測結(jié)果。