[發明專利]一種數據速率逐比特可變的數模轉換裝置及配置方法

有效

• 申請號: 202011112194.6
• 申請日: 2020-10-16
• 公開（公告）號: CN112242848B
• 公開（公告）日: 2022-06-10
• 發明（設計）人: 孫南南;汪顏;張雋康;尚國武
• 申請（專利權）人: 中國電子科技集團公司第五十四研究所
• 主分類號: H03M1/66
• 分類號: H03M1/66
• 代理公司: 河北東尚律師事務所 13124
• 代理人: 王文慶

1.一種數據速率逐比特可變的數模轉換裝置，其特征在于，包括配置單元（1）、數模轉換單元（2）、時鐘單元（3）、供電單元（4），所述配置單元（1）包括單片機，該單片機以軟件模塊的形式實現查表單元（5）、存儲單元（6）、運算單元（7）和參數配置單元（8），所述數模轉換單元（2）包括AD9361射頻捷變收發器；其中，

配置單元（1）根據外部輸入的數據速率指令，經過內部的查表單元（5）、存儲單元（6）、運算單元（7）和參數配置單元（8）運算得到控制指令，將控制指令輸出至數模轉換單元（2）；

數模轉換單元（2）根據外部輸入的控制指令配置AD9361射頻捷變收發器輸出所需的數據速率時鐘，同時將外部輸入的該數據速率下的數字信號轉換成模擬信號輸出；

時鐘單元（3）將內部8MHz貼片晶振的時鐘供給配置單元（1），并將內部50MHz恒溫晶振的時鐘供給數模轉換單元（2）；

供電單元（4）用于為配置單元（1）、數模轉換單元（2）和時鐘單元（3）供電；

所述查表單元（5）將步進1Hz、范圍1MHz～125MHz內可變的數據速率時鐘劃分為8個地址值，并根據外部輸入的所需數據速率將對應的地址值輸出至存儲單元（6）；

所述存儲單元（6）包括與所述8個地址值一一對應的8個數組，每個數組由6個元素組成，6個元素分別對應6級時鐘與需求數據速率的關系系數；存儲單元（6）根據輸入的地址值將對應數組輸出給運算單元（7）；

所述運算單元（7）將6個關系系數分別乘上外部輸入的所需數據速率，得到一個新的數組并輸出至參數配置單元（8）；

所述參數配置單元（8）把輸入數組作為函數參數，調用AD9361射頻捷變收發器自帶的時鐘配置函數ad9361_set_trx_path_clks，根據時鐘配置函數的輸出值生成控制指令，并將控制指令傳給數模轉換單元（2）。

2.根據權利要求1所述的一種數據速率逐比特可變的數模轉換裝置，其特征在于，所述查表單元（5）根據外部輸入的所需數據速率將對應的地址值輸出至存儲單元（6）的具體方式為，將1MHz～125MHz的范圍劃分為8個區間，這8個區間與所述8個地址值一一對應，當外部輸入的所需數據速率落入某個區間，則將該區間對應的地址值輸出給存儲單元（6）。

3.根據權利要求2所述的一種數據速率逐比特可變的數模轉換裝置，其特征在于，所述供電單元（4）包括LTM4644電源芯片和ADP1755電源芯片， LTM4644電源芯片將外部輸入的直流5V分出一路直流3.3V和一路直流2.5V，ADP1755電源芯片將LTM4644電源芯片分出的直流2.5V再分出一路直流1.3V；其中，直流3.3V用于給配置單元（1）內的單片機以及時鐘單元（3）內的8MHz貼片晶振供電，直流5V用于給時鐘單元（3）內的50MHz恒溫晶振供電，直流2.5V和直流1.3V用于給數模轉換單元（2）中的AD9361射頻捷變收發器供電。

4.一種數據速率逐比特可變的數模轉換方法，其特征在于，基于權利要求1～3中的任一數模轉換裝置實現，包括以下步驟：

（1）將AD9361射頻捷變收發器作為數模轉換單元，單片機作為配置單元，配置單元根據外部輸入的所需數據速率指令，計算得到數模轉換單元時鐘配置函數需要的參數；

（2）將步驟（1）得到的參數經由SPI總線傳輸給數模轉換單元，數模轉換單元根據參數實現數模轉換裝置的數據速率切換；

（3）根據AD9361射頻捷變收發器的特性，由需要產生的數據速率計算1級FIR濾波器、3級半帶濾波器、1級數模轉換和基帶鎖相環的共6個數據時鐘，再依據這6級時鐘之間的限制條件，預先為步進1Hz、范圍1MHz-125MHz內可變的數據速率時鐘設計出該6級時鐘與需求數據速率之間的關系，量化成數值并以數組的形式存儲在存儲單元里；

（4）每次按照需要AD9361射頻捷變收發器產生的數據速率去查表單元中映射出存儲單元中相應的數組地址，并通過存儲單元把含有6個變量系數的數組輸出給運算單元；

（5）運算單元按輸入數組中的6個變量值與需求數據速率相乘得到6級時鐘的值，然后輸出給參數配置單元；

（6）參數配置單元利用AD9361射頻捷變收發器自帶的時鐘配置函數，以6級時鐘的值作為該函數的參數，輸出控制指令，從而實現數模裝置的數據速率逐比特可變的自適應配置。