[發明專利]一種高性能浮點加法器的設計方法

在審

• 申請號: 202011101095.8
• 申請日: 2020-10-15
• 公開（公告）號: CN114371827A
• 公開（公告）日: 2022-04-19
• 發明（設計）人: 范毅
• 申請（專利權）人: 合肥君正科技有限公司
• 主分類號: G06F7/485
• 分類號: G06F7/485
• 代理公司: 北京嘉東律師事務所 11788
• 代理人: 田欣欣

1.一種高性能浮點加法器的設計方法，采用雙路設計，根據輸入的加數與被加數的特點，分為near path和far path兩種情況進行計算，其中，near path適用于兩個浮點數進行有效減，并且階碼之差小于2的情況；far path則適用于非near path的情況，即兩個浮點數進行有效加，或者其階碼之差不小于2，其特征在于，所述near path部分省略現有技術原步驟中的尾數選擇步驟；省略現有技術原步驟中前導零預測器步驟以及省略通過前導零預測器步驟后的結果選擇步驟；省略現有技術原步驟中通過尾數加法器步驟后的結果修正邏輯步驟。

2.根據權利要求1所述的一種高性能浮點加法器的設計方法，其特征在于，對于本方法的near path部分，具體包含以下步驟：

S1，首先通過尾數比較器對兩個尾數的大小進行比較；

S2，然后根據大小關系確定尾數加法器的輸入，直接計算f_sub＝f_max-f_min；

S3,之后通過前導零計數器直接根據尾數差f_sub計算準確的前導零個數LZC(f_sub)；

S4，根據前導零計數器的結果進行規格化邏輯。

3.根據權利要求1所述的一種高性能浮點加法器的設計方法，其特征在于，所述farpath部分還可以省略現有技術原步驟中的尾數選擇步驟。

4.根據權利要求1所述的一種高性能浮點加法器的設計方法，其特征在于，其中，對于本方法所述的far path部分，也可以采用與現有技術中雙路方案的far path部分一致的方法。

5.根據權利要求1所述的一種高性能浮點加法器的設計方法，其特征在于，所述farpath部分包括：

通過階碼比較器進行的階碼比較步驟；通過尾數移位器進行的尾數移位步驟；通過尾數加法器進行的尾數加法步驟和舍入邏輯步驟。

6.根據權利要求2所述的一種高性能浮點加法器的設計方法，其特征在于，所述方法在far path部分中最后的舍入邏輯步驟和在near path部分中最后的規格化邏輯步驟之后，還包括結果選擇步驟，即最后選擇正確的路徑作為最后的計算結果。

7.根據權利要求6所述的一種高性能浮點加法器的設計方法，其特征在于，所述結果選擇步驟之后進一步包括結果打包步驟，所述打包步驟之后形成單精度浮點數格式數據。

8.根據權利要求1所述的一種高性能浮點加法器的設計方法，其特征在于，所述方法的near path和far path的計算是同時進行的。