[發(fā)明專利]三維存儲器的封裝連接結(jié)構(gòu)的形成方法及三維存儲器

在審

• 申請?zhí)枺?/td>: 202011096429.7
• 申請日: 2020-10-14
• 公開（公告）號: CN112331657A
• 公開（公告）日: 2021-02-05
• 發(fā)明（設(shè)計）人: 伍術(shù);王永慶;肖亮;王溢歡;尹朋岸;嚴(yán)孟;王歡
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L27/11551;H01L27/11568;H01L27/11578
• 代理公司: 北京漢之知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11479
• 代理人: 高園園

本發(fā)明提供一種三維存儲器的封裝接連結(jié)構(gòu)的形成方法及三維存儲器，基于“兩層介電層+兩次刻蝕”的打開刻蝕原理，在三維存儲器的焊盤結(jié)構(gòu)上形成有第一介電層和第二介電層，且刻蝕第二介電層時第二介電層的刻蝕速率顯著高于第一介電層的刻蝕速率，使得第一次刻蝕停留在第一介電層上，再結(jié)合第二次刻蝕去除同樣深度的第一介電層及焊盤結(jié)構(gòu)的一部分，從而實現(xiàn)兩次刻蝕深度的精準(zhǔn)可控，尤其是第一次刻蝕深度的精準(zhǔn)可控，能忽略刻蝕速率的差異和介電層沉積厚度的差異對刻蝕深度的影響；通過兩次刻蝕深度的精準(zhǔn)控制，能避免過刻蝕現(xiàn)象，減輕了過刻蝕離子持續(xù)轟擊積累的電荷及產(chǎn)生的電場對三維存儲器中邏輯電路結(jié)構(gòu)的損壞，增強(qiáng)了三維存儲器的可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別是涉及一種三維存儲器的封裝連接結(jié)構(gòu)的形成方法及三維存儲器。

背景技術(shù)

三維存儲器是一種堆棧數(shù)據(jù)單元的技術(shù)，目前已可實現(xiàn)32層及以上數(shù)據(jù)單元的堆棧，其克服了平面存儲器實際擴(kuò)展極限的限制，進(jìn)一步提高了存儲容量，降低了每一數(shù)據(jù)位的存儲成本，降低了能耗。

在目前的三維存儲器的封裝連接過程中，在三維存儲器的頂部形成與金屬互連結(jié)構(gòu)電連接的焊盤之后，直接在三維存儲器的頂部上形成一層至少覆蓋焊盤的介電層，再刻蝕打開焊盤上的介電層，暴露出焊盤的一部分，為了保證三維存儲器頂部的多個焊盤都能被打開暴露出來，不可避免地需要進(jìn)行一定程度的過刻蝕，將焊盤刻蝕出一個凹槽，但是，由于位于不同區(qū)域的焊盤上的介電層厚度與刻蝕速率存在差異，使得最終對焊盤的過刻蝕深度無法有效精準(zhǔn)控制；同時，焊盤會持續(xù)接受等離子體的轟擊，其上積累的電荷及產(chǎn)生的電場會影響甚至損壞三維存儲器內(nèi)部的邏輯電路，導(dǎo)致三維存儲器的可靠性下降。

因此，如何避免后續(xù)打開三維存儲器的頂部焊盤時的離子轟擊對三維存儲器中電路結(jié)構(gòu)的損壞，是目前亟待解決的問題。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種基于兩次刻蝕打開焊盤的三維存儲器的封裝連接結(jié)構(gòu)的形成方法，用于解決上述技術(shù)問題。

為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種三維存儲器的封裝連接結(jié)構(gòu)的形成方法，包括：

提供三維存儲器，所述三維存儲器的第一表面具有裸露的焊盤結(jié)構(gòu)；

在所述三維存儲器的第一表面上形成第一介電層，所述第一介電層至少覆蓋所述焊盤結(jié)構(gòu)；

在所述第一介電層上形成第二介電層，所述第二介電層至少覆蓋所述第一介電層，且刻蝕所述第二介電層時所述第二介電層的刻蝕速率高于所述第一介電層的刻蝕速率；

進(jìn)行第一次刻蝕，去除待刻蝕區(qū)上的第二介電層，所述第一次刻蝕停留在所述第一介電層上；

進(jìn)行第二次刻蝕，去除所述待刻蝕區(qū)上的第一介電層及所述待刻蝕區(qū)上的焊盤結(jié)構(gòu)的一部分，所述第二次刻蝕停留在所述焊盤結(jié)構(gòu)中，在所述焊盤結(jié)構(gòu)中形成一個凹槽。

可選地，所述待刻蝕區(qū)指所述焊盤結(jié)構(gòu)在所述三維存儲器的第一表面的垂直方向上的投影的局部區(qū)域。

可選地，所述三維存儲器的第一表面具有多個所述焊盤結(jié)構(gòu)，在所述三維存儲器的第一表面上形成所述第一介電層的步驟包括：

至少對所述三維存儲器的第一表面進(jìn)行清洗；

在所述三維存儲器的第一表面上沉積形成所述第一介電層，所述第一介電層至少覆蓋多個所述焊盤結(jié)構(gòu)。

可選地，在所述第一介電層上形成所述第二介電層的步驟包括：

至少對所述第一介電層的裸露表面進(jìn)行清洗；

在所述第一介電層上沉積形成所述第二介電層。

可選地，在形成所述第二介電層之后，在進(jìn)行所述第一次刻蝕之前，所述三維存儲器的封裝連接結(jié)構(gòu)的形成方法還包括：