[發明專利]一種TFET器件研究用模擬系統

有效

• 申請號: 202011093925.7
• 申請日: 2020-10-14
• 公開（公告）號: CN112379238B
• 公開（公告）日: 2023-07-28
• 發明（設計）人: 許會芳;王娜;孫雯
• 申請（專利權）人: 安徽科技學院
• 主分類號: G01R31/26
• 分類號: G01R31/26;G01R1/04
• 代理公司: 合肥信誠兆佳知識產權代理事務所(特殊普通合伙) 34159
• 代理人: 鄧勇

本發明屬于TFET器件技術領域，尤其是一種TFET器件研究用模擬系統，現提出如下方案，包括底板，所述底板的貫穿有第一通孔，所述第一通孔的底部安裝有推動機構，所述第一通孔的頂部開口處安裝有與底板頂部固接的矩形結構的承載機構，所述承載機構外側安裝有與底板頂部固接的罩殼，所述承載機構相鄰的兩側外側壁均安裝有與罩殼固接的襯底上料機構，所述襯底上料機構的正下方安裝有位于底板頂部的襯底輸送機構，所述承載機構的頂部安裝有與罩殼頂部內側壁固結的頂端上料機構。本發明該設計利用模擬預組裝檢測方式對TFET器件進行操作，方便對設計的TFET器件性能進行檢測研究，提高對TFET器件研究效率。

技術領域

本發明涉及TFET器件技術領域，尤其涉及一種TFET器件研究用模擬系統。

背景技術

隨著半導體器件特征尺寸的不斷減小，尤其是進入納米尺寸之后，器件中的短溝效應等負面效應對器件泄露電流、亞閾特性、開態/關態電流等性能的影響越來越突出，電路速度和功耗的矛盾也將愈加嚴重。

針對這一問題，目前已提出較為有效的辦法是可以通過采用低亞閾值擺幅的新型器件隧穿場效應晶體管取代傳統的金氧半場效晶體管來減小短溝道效應的影響。TFET器件主要采用帶隧穿效應作為控制電流的主要機制，利用柵電極控制器件隧穿結處電場、電勢的分布，影響隧穿的發生，當滿足隧穿條件時器件處于開啟狀態，當不滿足隧穿條件時器件的電流迅速下降，器件處于關斷狀態，TFET器件的亞閾值斜率不受傳統MOSFET器件室溫下亞閡值擺幅極限值的限制，在理論上可以實現超陡峭的亞閾值斜率，在對TFET器件的性能進行研究的時候，因T影響TFET器件性能的原因眾多，其中襯底、外延層、柵介質層、柵極層、源區和漏區的材質以及數量都能影響TFET器件的性能，現有的研究操作不方便，為此需要一種TFET器件研究用模擬系統。

發明內容

本發明提出的一種TFET器件研究用模擬系統，解決了現有技術中存在的問題。

為了實現上述目的，本發明采用了如下技術方案：

一種TFET器件研究用模擬系統，包括底板，所述底板的貫穿有第一通孔，所述第一通孔的底部安裝有推動機構，所述第一通孔的頂部開口處安裝有與底板頂部固接的矩形結構的承載機構，所述承載機構外側安裝有與底板頂部固接的罩殼，所述承載機構相鄰的兩側外側壁均安裝有與罩殼固接的襯底上料機構，所述襯底上料機構的正下方安裝有位于底板頂部的襯底輸送機構，所述承載機構的頂部安裝有與罩殼頂部內側壁固結的頂端上料機構，所述頂端上料機構的底部一側安裝有與罩殼固結的側邊輸送機構；

所述承載機構包括與底板頂部固接的矩形結構的承載板，所述承載板貫穿有沿豎直方向設置的放置槽，且放置槽與第一通孔連通，所述承載板與相鄰的一個襯底上料機構相鄰的一側開設有與放置槽連通的第一伸入通道，所述第一伸入通道的兩側內側壁均開設有沿豎直方向等距設置的第一限制槽，且第一限制槽延伸并凹陷在放置槽相鄰的內側壁上，所述承載板與相鄰的另一個襯底上料機構相鄰的一側開設有與放置槽連通的第二伸入通道，所述第二伸入通道的兩側內側壁均開設有沿豎直方向等距設置的第二限制槽，且第二限制槽延伸并凹陷在放置槽相鄰的內側壁上，第二限制槽與第一限制槽交錯設置。

優選的，所述頂端上料機構包括與罩殼頂部內側壁固結的第一推動機構，第一推動機構的底部固接有安裝板，安裝板的兩側均開設有卡槽，卡槽的內部滑動連接有第一推板，第一推板相互靠近的一側均安裝有與安裝板頂部固接的第二推動機構，第一推板的底部固接有第一吸附板，兩組第一吸附板相互靠近的一側安裝有與安裝板底部固接的第二吸附板，兩組第一推板相互遠離的一側固接有沿豎直方向設置的第三推動機構，第三推動機構的底部固接有橫板，兩組橫板相互遠離的一側底部均固接有檢測探針。

優選的，所述襯底上料機構包括與罩殼內側壁固結且沿豎直方向設置的第四推動機構，第四推動機構靠近承載機構的一側輸出端固接有沿水平方向設置的第五推動機構，第五推動機構靠近承載機構的輸出端固接有支桿，支桿靠近承載機構的一側固接有沿其長度方向分布的吸附桿。