[發明專利]一種基于FPGA的ZUC加密系統IP核構建方法

有效

• 申請號: 202011089725.4
• 申請日: 2020-10-13
• 公開（公告）號: CN112367155B
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 丁群;余龍飛;李孝友;張仁秀;丁威
• 申請（專利權）人: 黑龍江大學
• 主分類號: H04L9/00
• 分類號: H04L9/00;H04L9/08
• 代理公司: 哈爾濱市哈科專利事務所有限責任公司 23101
• 代理人: 吳振剛

1.一種基于FPGA的ZUC加密系統IP核構建方法，其特征在于，構建方法步驟如下：

步驟一：FPGA采用流管理模式，明確頂層設計，確定各個模塊的功能，如表1頂層信號列表所示；

表1頂層信號列表

步驟二：構建接口模塊，包括產生系統所需時鐘的鎖相環模塊、產生全局的同步復位信號的異步復位同步釋放模塊、三態門模塊以及接收FIFO存儲器和發送FIFO存儲器，完成三態門的控制與轉換，接收來自外部的數據：包括密鑰KEY和待處理的數據，以及發送處理過后的數據；

步驟三：構建密鑰流產生模塊，包括接收初始密鑰模塊、初始向量IV模塊、ZUC核心模塊、主控模塊、打拍模塊和存儲密鑰流模塊，接收初始密鑰模塊首先接收來自接口模塊發送過來的128bit數據，由于數據在接口模塊已經識別過，為初始密鑰；當數據接收完畢，接收初始密鑰模塊會給出信號，此時主控模塊會發出讀請求，讀出的數據給到初始向量IV模塊和打拍模塊，并且在下一拍令初始向量IV模塊開始工作，初始向量IV模塊是由基于一維Logistic混沌方程實現的，用于產生序列密碼的初始向量IV以增強整個系統的保密性能；當初始向量IV生成，即給出標志信號到主控模塊，主控模塊會發出指令，使得ZUC核心模塊工作，當ZUC核心模塊輸出有效時，將輸出的數據發送到存儲密鑰流模塊，所述的存儲密鑰流模塊存儲了1Mbit的密鑰流時，密鑰流存儲模塊將幾乎滿信號拉高，并將此信號反饋到主控模塊，此時，主控模塊會令ZUC核心模塊暫停工作，即停止產生密鑰流，一旦存儲密鑰流模塊中的數據被取走，則將幾乎滿信號拉低，并將拉低后的信號反饋到主控模塊，主控模塊此時重新令ZUC核心模塊重新工作，此過程重復執行，一旦該模塊復位，則將該模塊的所有調用FIFO的IP核重新清理以免遺留的數據對后續的工作產生干擾；

步驟四：構建加密模塊，包括控制模塊和異或加密模塊；控制模塊根據外部輸入的讀寫請求信號讀取相應的密鑰流和待處理的數據，異或加密模塊將同一節拍讀取過來的32位待處理數據和32位密鑰進行異或加密處理；

步驟五：構建數據模塊，包括兩個FIFO存儲器，接收來自接口模塊傳送過來的待處理的數據送往加密模塊和將加密模塊處理之后待發送的數據發送給接口模塊以完成整個加解密過程。