[發(fā)明專利]半導(dǎo)體器件及其制備方法在審
| 申請?zhí)枺?/td> | 202011089159.7 | 申請日: | 2020-10-13 |
| 公開(公告)號: | CN112233981A | 公開(公告)日: | 2021-01-15 |
| 發(fā)明(設(shè)計)人: | 田武;孫超;王欣 | 申請(專利權(quán))人: | 長江存儲科技有限責任公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/06;H01L29/78;H01L21/8238;H01L27/092;H01L27/11524;H01L27/11551;H01L27/1157;H01L27/11578 |
| 代理公司: | 上海盈盛知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31294 | 代理人: | 孫佳胤;高翠花 |
| 地址: | 430074 湖北省武*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體器件 及其 制備 方法 | ||
本發(fā)明提供一種半導(dǎo)體器件及其制備方法,其包括如下步驟:提供基底層,基底層上設(shè)置有柵極,基底層內(nèi)設(shè)置有源極區(qū)域、漏極區(qū)域及溝道區(qū),柵極與溝道區(qū)對應(yīng),源極區(qū)域及漏極區(qū)域設(shè)置在柵極兩側(cè);在基底層上,在源極區(qū)域與柵極之間的待摻雜區(qū)上及漏極區(qū)域與柵極之間的待摻雜區(qū)上形成圖形化的阻擋層,阻擋層間隔遮擋部分待摻雜區(qū);對待摻雜區(qū)進行摻雜,形成輕摻雜區(qū)。本發(fā)明在需要降低輕摻雜區(qū)的摻雜劑量的區(qū)域(寬管子區(qū)域)形成阻擋層,通過阻擋層遮擋作用降低該區(qū)域摻雜劑量,從而避免不需要降低輕摻雜區(qū)的摻雜劑量的區(qū)域(窄管子區(qū)域)摻雜劑量也被降低,既能夠避免寬管子漏電流產(chǎn)生,又能夠避免窄管子擊穿電壓受影響,方法簡單可行。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域,尤其涉及一種半導(dǎo)體器件及其制備方法。
背景技術(shù)
在當前3D-NAND電路設(shè)計中,大量的超高電壓N型金屬氧化物半導(dǎo)體(UHV NMOS)器件被用來產(chǎn)生和傳遞電壓給核心陣列,并對其進行編程和擦除操作。為了獲得大的電流驅(qū)動能力,經(jīng)常會使用一些寬的超高電壓N型金屬氧化物半導(dǎo)體器件。但是由于需要兼顧好的襯偏特性,這些超高電壓N型金屬氧化物半導(dǎo)體器件的閾值電壓(VT)和阱的離子注入(IMP)一般都比較小。因此,在高壓off狀態(tài)的時候很容易因貫穿而出現(xiàn)大的漏電流。
如何避免半導(dǎo)體器件漏電流的產(chǎn)生,成為目前亟需解決的技術(shù)問題。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是,如何避免半導(dǎo)體器件漏電流的產(chǎn)生。
為了解決上述問題,本發(fā)明提供了一種半導(dǎo)體器件的制備方法,其包括如下步驟:提供一基底層,所述基底層上設(shè)置有柵極,所述基底層內(nèi)設(shè)置有源極區(qū)域、漏極區(qū)域及溝道區(qū),所述柵極與所述溝道區(qū)對應(yīng),所述源極區(qū)域及漏極區(qū)域設(shè)置在所述柵極兩側(cè);在所述基底層上,在所述源極區(qū)域與所述柵極之間的待摻雜區(qū)上及所述漏極區(qū)域與所述柵極之間的待摻雜區(qū)上形成圖形化的阻擋層,所述阻擋層間隔遮擋部分所述待摻雜區(qū);對所述待摻雜區(qū)進行摻雜,形成輕摻雜區(qū)。
可選地,所述阻擋層包括阻擋區(qū)及鏤空區(qū),所述阻擋區(qū)與所述鏤空區(qū)交替排列,所述鏤空區(qū)暴露出所述基底層。
可選地,所述阻擋層包括多個間隔設(shè)置的阻擋條,所述阻擋條作為所述阻擋區(qū),相鄰所述阻擋條之間的間隙作為所述鏤空區(qū)。
可選地,所述阻擋層包括多個間隔設(shè)置的同心阻擋環(huán),所述阻擋環(huán)作為所述阻擋區(qū),相鄰所述阻擋環(huán)之間的間隙作為所述鏤空區(qū)。
可選地,所述阻擋層包括多個矩陣排列的阻擋塊,所述阻擋塊作為所述阻擋區(qū),相鄰所述阻擋塊之間的間隙作為所述鏤空區(qū)。
可選地,所述阻擋條或所述阻擋環(huán)或所述阻擋塊的寬度為60nm~0.5μm。
可選地,在形成所述阻擋層之前對所述源極區(qū)域及漏極區(qū)域進行摻雜,形成源區(qū)及漏區(qū)。
可選地,在形成所述輕摻雜區(qū)之后或者之前對所述源極區(qū)域及漏極區(qū)域進行摻雜,形成源區(qū)及漏區(qū)。
可選地,所述半導(dǎo)體器件包括第一類型晶體管及第二類型晶體管,所述第一類型晶體管的溝道區(qū)寬度大于所述第二類型晶體管的溝道區(qū)寬度,所述阻擋層僅形成在第一類型晶體管的待摻雜區(qū)上。
本發(fā)明還提供一種采用上述的制備方法制備的半導(dǎo)體器件,其包括:基底層;柵極,設(shè)置在所述基底層上;源極及漏極,設(shè)置在所述基底層內(nèi),且位于所述柵極兩側(cè),溝道區(qū),設(shè)置在所述基底層內(nèi),與所述柵極對應(yīng);輕摻雜區(qū),設(shè)置在所述基底層內(nèi),且位于所述源極與所述柵極之間及所述漏極與所述柵極之間;圖形化的阻擋層,設(shè)置在所述基底層上,且間隔遮擋部分所述輕摻雜區(qū)。
可選地,所述半導(dǎo)體器件包括第一類型晶體管及第二類型晶體管,所述第一類型晶體管的溝道區(qū)寬度大于所述第二類型晶體管的溝道區(qū)寬度,所述阻擋層僅形成在第一類型晶體管的待摻雜區(qū)上,所述第一類型晶體管的輕摻雜區(qū)的摻雜濃度小于所述第二類型晶體管的輕摻雜區(qū)的摻雜濃度。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長江存儲科技有限責任公司,未經(jīng)長江存儲科技有限責任公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011089159.7/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





