[發明專利]閃存控制器和設置在閃存控制器中的編碼器

在審

• 申請號: 202011074485.0
• 申請日: 2018-05-14
• 公開（公告）號: CN112435702A
• 公開（公告）日: 2021-03-02
• 發明（設計）人: 郭軒豪
• 申請（專利權）人: 慧榮科技股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G06F11/10;G06F17/15
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

本發明公開了編碼方法：將多個數據區塊進行處理以產生多個局部校驗碼區塊，其中所述多個局部校驗碼區塊包括第一部分及第二部分；使用第一計算電路以根據所述第二部分以產生第一計算結果；根據所述第一計算結果來調整所述多個局部校驗碼區塊的所述第一部分；對所述調整后第一部分進行循環卷積操作，以產生第一部分的校驗碼區塊；以及使用第二計算電路以至少根據所述第一部分的校驗碼區塊來產生第二部分的校驗碼區塊；其中所述第一部分的校驗碼區塊及所述第二部分的校驗碼區塊是作為對所述多個數據區塊進行編碼后所產生的多個校驗碼區塊。本發明通過將局部校驗碼區塊分為兩個部分操作，可降低編碼器中的循環卷積計算所需要的硬件。

本申請是申請日為2018年05月14日、申請號為201810455384.4、發明創造名稱為“閃存控制器和設置在閃存控制器中的編碼器和編碼器”的中國發明申請的分案申請。

技術領域

本發明涉及編碼器，尤其涉及一種應用在閃存控制器中的編碼器。

背景技術

在一般的編碼器中，會具有一個校驗碼檢查矩陣(parity-check matrix)，以供編碼器檢查所產生出來的校驗碼是否正確。舉例來說，編碼器在對數據進行編碼以產生校驗碼之后，會將數據與校驗碼和此校驗碼檢查矩陣進行相乘，而若是相乘結果等于“0”則判斷編碼正確；而若是相乘結果不等于“0”則判斷編碼錯誤。因應此校驗碼檢查矩陣，編碼器會具有一相對應的校驗碼產生矩陣以供產生適合的校驗碼，然而，在某些情況下，校驗碼產生矩陣可能無法被找到，因此編碼器會需要進行多個矩陣乘法操作及/或補償/調整操作，以產生類似使用校驗碼產生矩陣所產生的校驗碼，因此會增加編碼器的復雜度。特別地，上述多個矩陣乘法操作通常會包括循環卷積(circulant convolution)計算，因此更會大幅增加編碼器的硬件成本。

發明內容

因此，本發明的目的之一在于提出一種編碼器，其可以降低編碼器中的循環卷積計算所需要的硬件，以避免現有技術中所述的硬件成本大幅增加的情形。

在本發明的一個實施例中，公開了一種編碼器，其包括有一第一桶式移位器模塊、一第一計算電路、一調整電路、一第一循環卷積計算電路以及一第二計算電路。所述第一桶式移位器模塊用于將多個數據區塊進行處理以產生多個局部校驗碼區塊，其中所述多個局部校驗碼區塊包括了一第一部分及一第二部分；所述第一計算電路耦接于所述第一桶式移位器模塊，且用于根據所述第二部分以產生一第一計算結果；所述調整電路用于根據所述第一計算結果來調整所述多個局部校驗碼區塊的所述第一部分，以產生一調整后第一部分；所述第一循環卷積計算電路耦接于所述調整電路，且用于對所述調整后第一部分進行循環卷積操作，以產生一第一部分的校驗碼區塊；以及所述第二計算電路耦接于所述第一循環卷積計算電路，且用于至少根據所述第一部分的校驗碼區塊以產生一第二部分的校驗碼區塊；其中所述第一部分的校驗碼區塊及所述第二部分的校驗碼區塊是作為所述編碼器針對所述多個數據區塊所產生的多個校驗碼區塊。