[發(fā)明專利]晶體管器件

在審

• 申請(qǐng)?zhí)枺?/td>: 202011071730.2
• 申請(qǐng)日: 2020-10-09
• 公開（公告）號(hào): CN112687683A
• 公開（公告）日: 2021-04-20
• 發(fā)明（設(shè)計(jì)）人: H·梅爾茲納;M·丹克爾;P·伊爾斯格勒;S·施密特;H-J·舒爾策
• 申請(qǐng)（專利權(quán)）人: 英飛凌科技股份有限公司
• 主分類號(hào): H01L27/088
• 分類號(hào): H01L27/088;H01L27/095;H01L27/098;H01L27/082;H01L29/423;H01L29/78;H01L29/80;H01L29/739
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 閆昊

公開了一種晶體管器件。該晶體管器件包括：半導(dǎo)體本體(100)；多個(gè)單元區(qū)域(1)，各自包括多個(gè)晶體管單元(10)，其至少部分地集成在半導(dǎo)體本體(100)中并且各自包括相應(yīng)的柵極電極(16)；多個(gè)布線通道(6)，各自布置在兩個(gè)或更多個(gè)單元區(qū)域(1)之間；柵極焊盤(31)，布置在半導(dǎo)體本體的第一表面(101)上方；和多個(gè)柵極流道(2)，各自耦合至柵極焊盤并且各自布置在多個(gè)布線通道之一中。多個(gè)柵極流道中的每個(gè)與多個(gè)單元區(qū)域之一相關(guān)聯(lián)，使得多個(gè)單元區(qū)域中的每個(gè)中的柵極電極連接到相關(guān)聯(lián)的柵極流道，并且多個(gè)布線通道中的每個(gè)包括兩個(gè)或更多個(gè)平行且彼此間隔開布線的柵極流道。

技術(shù)領(lǐng)域

本公開總體上涉及一種晶體管器件，并且更具體地涉及一種具有多個(gè)晶體管單元的晶體管。

背景技術(shù)

在具有多個(gè)晶體管單元、例如MOSFET或IGBT的晶體管器件中，每個(gè)晶體管單元均包括柵極電極，其中在每個(gè)晶體管單元的柵極電極處接收的驅(qū)動(dòng)電壓控制相應(yīng)晶體管單元的開關(guān)狀態(tài)，其中晶體管單元是導(dǎo)通還是截止取決于晶體管單元的柵極-源極電容兩端的電壓是高于還是低于閾值電壓。晶體管單元從柵極焊盤接收驅(qū)動(dòng)電壓，該晶體管單元通過柵極流道連接到該柵極焊盤，其中多個(gè)晶體管單元可以連接到同一柵極流道。不可避免的是，每個(gè)柵極流道均具有電阻，其中柵極焊盤與相應(yīng)晶體管單元之間的電阻取決于晶體管單元與柵極流道連接的位置，其中電阻隨著柵極焊盤與晶體管單元之間的距離增加而增加。此外，電阻越高，在柵極焊盤處接收到的驅(qū)動(dòng)電壓的電壓電平改變的時(shí)刻與相應(yīng)晶體管單元的開關(guān)狀態(tài)改變的時(shí)刻之間的延遲時(shí)間也越長。因此，在連接到相同柵極流道的晶體管單元改變其開關(guān)狀態(tài)的時(shí)刻之間，可能存在相當(dāng)大的時(shí)間延遲。這些時(shí)間延遲可能導(dǎo)致較早開啟的那些晶體管單元過載。

因此，需要更好地控制晶體管器件中的晶體管單元的導(dǎo)通和截止。

發(fā)明內(nèi)容

一個(gè)示例涉及一種晶體管器件。該晶體管器件包括：半導(dǎo)體主體；多個(gè)單元區(qū)域，各自包括多個(gè)晶體管單元，多個(gè)晶體管單元至少部分地集成在半導(dǎo)體主體中并且各自包括相應(yīng)的柵極電極；多個(gè)布線通道，各自布置在兩個(gè)或更多個(gè)單元區(qū)域之間；布置在半導(dǎo)體本體的第一表面上方的柵極焊盤；以及多個(gè)柵極流道，各自耦合至該柵極焊盤并且各自布置在多個(gè)布線通道之一中。多個(gè)柵極流道中的每個(gè)與多個(gè)單元區(qū)域之一相關(guān)聯(lián)，使得多個(gè)單元區(qū)中的每個(gè)單元中的柵極電極連接到相關(guān)聯(lián)的柵極流道。此外，多個(gè)布線通道中的每個(gè)包括兩個(gè)或更多個(gè)平行且彼此間隔開布線的柵極流道。

另一個(gè)示例涉及一種晶體管器件。晶體管器件包括：半導(dǎo)體本體；多個(gè)單元區(qū)域，各自包括多個(gè)晶體管單元，多個(gè)晶體管單元至少部分地集成在半導(dǎo)體本體中并且各自包括相應(yīng)的柵極電極；布置在半導(dǎo)體本體的第一表面上方的柵極焊盤；和多個(gè)柵極流道。每個(gè)柵極流道具有電容、電阻和傳播延遲，可以通過調(diào)節(jié)電容和電阻中的至少一個(gè)來調(diào)節(jié)傳播延遲，其中多個(gè)柵極流道中的每個(gè)將多個(gè)單元區(qū)域之一的柵極電極耦合至柵極焊盤。

附圖說明

下面參考附圖說明示例。附圖用來說明某些原理，因此僅示出了理解這些原理所必需的方面。圖未按比例繪制。在附圖中，相同的附圖標(biāo)記表示相似的特征。

圖1示意性地示出了晶體管器件的俯視圖，該晶體管器件包括柵極焊盤、多個(gè)單元區(qū)域和多個(gè)柵極流道；

圖2示出了圖1所示的晶體管器件的改型；

圖3示出了圖2所示的晶體管器件的改型；

圖4A-4C示出了可以在圖2或3所示的晶體管器件中實(shí)現(xiàn)的電阻器的一個(gè)示例；

圖5示出了電阻器的另一示例；

圖6示出了圖1所示的晶體管器件的進(jìn)一步的改型；

圖7示出了圖1、2、5或6之一所示的晶體管器件的等效電路圖；

圖8A-8D示出了連接到同一柵極流道的兩個(gè)單元區(qū)域的晶體管單元；

圖9示出了圖8D所示的晶體管單元的改型；