[發明專利]凹槽的形成方法以及在位形成凹槽和填充外延層的方法

在審

• 申請號: 202011056640.6
• 申請日: 2020-09-30
• 公開（公告）號: CN114334653A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 王耀增;鄭印呈;聶望欣;涂火金;劉厥揚;胡展源
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/08
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種凹槽的形成方法，包括步驟：步驟一、對硅襯底進行采用干法刻蝕工藝的第一次刻蝕形成呈U型或球型的凹槽；步驟二、在外延工藝腔中采用HCl和GeH4兩種反應氣體對凹槽進行第二次刻蝕使凹槽呈鉆石型。本發明還公開了一種在位形成凹槽和填充外延層的方法。本發明能在外延工藝腔中對U型或球型進行反應氣體的刻蝕形成鉆石型凹槽，有利于在位實現凹槽的刻蝕和外延填充工藝，從而能減少嵌入式外延層的工藝環中的工藝步驟，并進而減少由工藝步驟所產生的缺陷。

技術領域

本發明涉及一種半導體集成電路的制造方法，特別是涉及一種凹槽的形成方法。本發明還涉及一種在位形成凹槽和填充外延層的方法。

背景技術

28nm工藝節點中的柵極結構會采用HKMG和Poly-SiO_n，其中HK表示柵介質層采用了高介電常數層，MG表示金屬柵，HKMG表示采用了高介電常數層和金屬柵的柵極結構；Poly表示多晶硅柵，SiO_n表示柵介質層采用氧化硅，Poly-SiO_n表示采用了氧化硅和多晶硅柵的柵極結構。在28nm HKMG and Poly-SiOn工藝中，通常在源漏區中采用嵌入式鍺硅(SiGe)外延層(EPI)來改善器件的性能，嵌入式SiGe EPI由形成于凹槽(recess)中的SiGe EPI組成，因凹槽形狀(shape)能縮短溝道(channel)內源區(source)和漏區(drain)的距離，進而減少閾值電壓(Vth)以及增加導通電流(Ion)，讓器件(Device)性能(performance)增加。而嵌入式SiGe EPI所采用的凹槽中，Σ(sigma)型凹槽成為業界最常用的選項，sigma型也稱鉆石(Diamond)型。

現有業界廣用的形成鉆石型凹槽的方法為首先利用干法刻蝕(Dry-ETCH)工藝先刻蝕出U型或球(Ball)型的凹槽，其中U型凹槽的剖面為U型，而球型凹槽的剖面則為一個頂部開口的圓；之后再利用四甲基氫氧化銨(TMAH)對晶面進行選擇性刻蝕產生鉆石型凹槽。如圖1A至圖1D所示，是現有形成凹槽并在凹槽中填充外延層即嵌入式外延工藝環(EPIloop)的方法的各步驟中的器件結構圖；現有形成凹槽并在凹槽中填充外延層即嵌入式外延工藝環的方法包括如下步驟：

步驟一、如圖1A所示，進行第一次刻蝕，所述第一次刻蝕在硅襯底101的選定區域中形成凹槽105，所述第一次刻蝕采用干法刻蝕使所述凹槽105呈U型或球型。圖1A中顯示了所述凹槽105呈球型即剖面結構呈圓形；也能為：所述凹槽105呈U型。

通常，所述硅襯底101的頂部表面為(100)面。

所述凹槽105的選定區域為柵極結構兩側的源漏形成區域。

所述柵極結構為柵介質層和金屬柵的疊加層，所述柵介質層包括高介電常數層，即所述柵極結構為HKMG；步驟一中，所述硅襯底101的頂部表面上形成有偽柵極結構，所述偽柵極結構形成于所述柵極結構的形成區域中，所述偽柵極結構由偽柵介質層和偽多晶硅柵102疊加而成；所述偽柵結構在后續工藝中被所述柵極結構替換。

也能為：所述柵極結構為柵介質層和多晶硅柵的疊加層，所述柵介質層由氧化硅組成；這時，步驟一中，所述硅襯底101的頂部表面上形成有柵極結構，也即不會在采用所述偽柵極結構，而是直接在所述硅襯底101表面形成所述柵極結構。

步驟二、如圖1B所示，采用濕法刻蝕工藝對所述凹槽105進行第二次刻蝕。所述第二次刻蝕的濕法刻蝕液體106通常采用TMAH。

如圖1C所示，所述第二次刻蝕使所述凹槽105呈鉆石型。

通常，步驟二中，所述第二次刻蝕對(110)面的刻蝕速率、對(100)面的刻蝕速率和對(111)面的刻蝕速率依次降低。圖1B中用直線箭頭顯示對(110)和(100)面的刻蝕方向，可以看出，對(100)面的刻蝕方向對應的箭頭朝下，對(110)面的刻蝕方向對應的箭頭朝左右兩側。也即，所述TMAH刻蝕液能實現對所述硅襯底101的晶向面進行選擇性刻蝕，從而形成鉆石型的凹槽105。