[發明專利]一種金屬互連結構的形成方法

有效

• 申請號: 202011054620.5
• 申請日: 2020-09-30
• 公開（公告）號: CN111900128B
• 公開（公告）日: 2020-12-25
• 發明（設計）人: 張國偉;許宗能;王建智
• 申請（專利權）人: 晶芯成（北京）科技有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48;H01L23/528
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供的一種金屬互連結構的形成方法，通過形成具有第一斜坡的第二通孔，具有第二斜坡的第一通孔，且所述第二斜坡較所述第一斜坡平緩，以使得后續形成的金屬膜層在第一通孔上具有更為平緩的斜坡，使得形成的金屬插塞上不會出現保護層殘留物，從而提高后續封裝時的產品良率，同時在WAT測試時也不會影響探針的使用壽命。

技術領域

本發明涉及半導體的制造工藝領域，特別涉及一種金屬互連結構的形成方法。

背景技術

在半導體后段工藝中，可根據不同需要在半導體襯底上設置多層金屬互連結構，每層金屬互連層包括金屬互連線和絕緣層，在絕緣層內形成溝槽和通孔，然后在所述溝槽和通孔內沉積金屬，沉積的金屬即為金屬互連線，一般選用銅或鋁作為金屬互連線材料。

如圖1所示，現有技術中，在形成頂層金屬互連層時，很容易在頂層通孔（Top Via）上方出現保護層殘留物a，該殘留物a不僅影響了產品的良率，還在WAT測試時影響了電性測試設備（探針）的使用壽命。

發明內容

本發明的目的在于提供一種金屬互連結構的形成方法，在頂層通孔中不出現保護層殘留物，從而提高后續封裝時的產品良率，同時避免該殘留物對電性測試設備的使用壽命的影響。

為了解決上述問題，本發明提供了一種金屬互連結構的形成方法，包括以下步驟：

提供半導體襯底，在所述半導體襯底上依次形成底部金屬互連結構、電介質層和圖形化的第一光刻膠層，圖形化的所述第一光刻膠層具有第一圖形；

以圖形化的所述第一光刻膠層為掩模，在所述第一圖形處第一次刻蝕所述電介質層，以形成第一通孔和第二通孔，再去除剩余的所述第一光刻膠層，其中，所述第一通孔和所述第二通孔連通，所述第二通孔位于所述第一通孔的底部，所述第一通孔和所述第二通孔均具有第一斜坡；

在所述電介質層上形成圖形化的第二光刻膠層，圖形化的所述第二光刻膠層具有第二圖形，所述第一通孔和所述第二通孔均位于所述第二圖形內，所述第二圖形的開口尺寸大于所述第一通孔的開口尺寸，且所述第二光刻膠層填充所述第二通孔，暴露出所述第一通孔；

以所述第二光刻膠層為掩模，在所述第二圖形處第二次刻蝕所述電介質層，以擴大所述第一通孔的開口尺寸，再去除剩余的所述第二光刻膠層，其中，開口尺寸擴大后的所述第一通孔具有第二斜坡，所述第二斜坡較所述第一斜坡平緩；

在所述電介質層上形成金屬膜層，所述金屬膜層填充了第二通孔以及部分所述第一通孔，以形成金屬插塞和頂層互連層，從而形成金屬互連結構。

可選的，所述第一通孔和第二通孔呈臺階狀連接。

可選的，所述金屬插塞和頂層互連層的形成方法具體包括：

在所述電介質層上，以及所述第一通孔和所述第二通孔上通過沉積工藝形成金屬膜層，其中，位于所述第一通孔和所述第二通孔中的金屬膜層構成了金屬插塞，位于所述電介質層上的金屬膜層構成頂層互連層。

進一步的，所述金屬插塞的表面的斜坡較所述第二斜坡平緩。

可選的，在形成所述金屬插塞和所述頂層互連層之后還包括：

通過沉積工藝在所述金屬膜層上形成一保護層；

在所述保護層上形成圖形化的第三光刻膠層，圖形化的所述第三光刻膠層在所述第一通孔上方具有開口，以暴露出所述第一通孔上方的所述保護層；

以圖形化的所述第三光刻膠層為掩模，通過干法刻蝕工藝刻蝕所述保護層，以形成圖形化的保護層，并暴露出所述金屬插塞；

去除剩余的所述第三光刻膠層。

進一步的，所述保護層包括依次形成于所述金屬膜層上的SiO₂層和SiN層。